JPH02162749A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02162749A JPH02162749A JP31900588A JP31900588A JPH02162749A JP H02162749 A JPH02162749 A JP H02162749A JP 31900588 A JP31900588 A JP 31900588A JP 31900588 A JP31900588 A JP 31900588A JP H02162749 A JPH02162749 A JP H02162749A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- polysilicon
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 3
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は集積回路を作成するための半導体装置の製造
方法に関するものである。
方法に関するものである。
第２図は従来の半導体装置の製造方法を説明するための
半導体装置の製造過程を示す図である。
半導体装置の製造過程を示す図である。
図において、５はシリコン基板、４はシリコン基板５上
に形成された下敷酸化膜、３は下敷酸化膜４上に形成さ
れたポリシリコン膜である。ポリシリコン膜３上には耐
酸化マスク材としての窒化膜１がパターニングされてい
る。また、６は素子分離酸化膜生成時に発生するストレ
スを受けたポリシリコン膜、７は素子分離酸化股、８は
ストレスを受けたポリシリコン膜の欠け、９はシリコン
基板５の剪れ、ｌＯは素子分離酸化ｌ！２７の酸化膜突
起である。
に形成された下敷酸化膜、３は下敷酸化膜４上に形成さ
れたポリシリコン膜である。ポリシリコン膜３上には耐
酸化マスク材としての窒化膜１がパターニングされてい
る。また、６は素子分離酸化膜生成時に発生するストレ
スを受けたポリシリコン膜、７は素子分離酸化股、８は
ストレスを受けたポリシリコン膜の欠け、９はシリコン
基板５の剪れ、ｌＯは素子分離酸化ｌ！２７の酸化膜突
起である。
次にこの従来の製造方法を説明する。第２図（１）に示
すようにシリコン基板５上に下敷酸化膜４とポリシリコ
ン膜３とが成膜され、更にポリシリコン膜３上に窒化膜
１がパターニングされる。
すようにシリコン基板５上に下敷酸化膜４とポリシリコ
ン膜３とが成膜され、更にポリシリコン膜３上に窒化膜
１がパターニングされる。
次にこの半導体装置を酸化させると、第２図（２）に示
すように素子分離酸化ｗＡ７が形成され、この時、ポリ
シリコンｂ４３中にはストレスの発生したポリシリコン
膜６ができる。次に窒化膜１をウェットエツチングによ
り除去すると、第２図（３）に示すようにポリシリコン
１ＩＧ１３にはポリシリコン膜の欠け８ができる。更に
ポリシリコン膜３をドライエツチングにより除去すると
、８２図（４）に示すように最終的に素子分離酸化膜７
が形成されるが、シリコン基板５にはドライエツチング
によりシリコン基板５のなりれ９が発生する。また、素
子分離酸化Ｍ７には窒化膜ｌとポリシリコン膜３との界
面において成長する酸化膜（図示せず）が残ってしまい
、その結果、酸化膜突起１０ができる。
すように素子分離酸化ｗＡ７が形成され、この時、ポリ
シリコンｂ４３中にはストレスの発生したポリシリコン
膜６ができる。次に窒化膜１をウェットエツチングによ
り除去すると、第２図（３）に示すようにポリシリコン
１ＩＧ１３にはポリシリコン膜の欠け８ができる。更に
ポリシリコン膜３をドライエツチングにより除去すると
、８２図（４）に示すように最終的に素子分離酸化膜７
が形成されるが、シリコン基板５にはドライエツチング
によりシリコン基板５のなりれ９が発生する。また、素
子分離酸化Ｍ７には窒化膜ｌとポリシリコン膜３との界
面において成長する酸化膜（図示せず）が残ってしまい
、その結果、酸化膜突起１０ができる。
従来の半導体装置の製造方法は、上述したようになされ
るので、不要領域の窒化膜及びポリシリコン膜を除去す
る場合にポリシリコン膜の一部が欠除し、これにより基
板の創れが生じ、また、素子分離酸化膜には酸化膜突起
が残るなどの問題点があった。
るので、不要領域の窒化膜及びポリシリコン膜を除去す
る場合にポリシリコン膜の一部が欠除し、これにより基
板の創れが生じ、また、素子分離酸化膜には酸化膜突起
が残るなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、基板の奇Ｕれを防止することができると共に
、酸化膜突起もほとんど無くすることができる半導体装
置の製造方法を提供することを目的とする。
たもので、基板の奇Ｕれを防止することができると共に
、酸化膜突起もほとんど無くすることができる半導体装
置の製造方法を提供することを目的とする。
この発明に係る製造方法は、ポリシリコン膜３と窒化膜
１との間に酸化膜（ストッパー酸化膜２）を設けてから
、窒化膜１を耐酸化マスク材としてポリシリコン膜３を
酸化して素子分離酸化膜７を形成することを特徴とする
ものである。−〔作用〕 この製造方法においては、不要となった窒化膜１を例え
ばウェットエツチングにより除去する際に、ストレスの
発生したポリシリコン膜３の欠けは酸化膜（ストッパー
酸化膜２）の被覆によって防止され、かつ次工程の酸化
膜の除去時に窒化膜１とポリシリコン膜３との界面で成
長する酸化膜突起がほとんど取り除かれる。
１との間に酸化膜（ストッパー酸化膜２）を設けてから
、窒化膜１を耐酸化マスク材としてポリシリコン膜３を
酸化して素子分離酸化膜７を形成することを特徴とする
ものである。−〔作用〕 この製造方法においては、不要となった窒化膜１を例え
ばウェットエツチングにより除去する際に、ストレスの
発生したポリシリコン膜３の欠けは酸化膜（ストッパー
酸化膜２）の被覆によって防止され、かつ次工程の酸化
膜の除去時に窒化膜１とポリシリコン膜３との界面で成
長する酸化膜突起がほとんど取り除かれる。
第１図はこの発明の一実施例に係る半導体装置の製造方
法を説明するための半導体装置の製造過程を示す図であ
る。第１図において、第２図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、２はポリシリコン膜３と窒化膜１との間に
設けられシリコン基板５の刺れ防止用のストッパー酸化
膜である。
法を説明するための半導体装置の製造過程を示す図であ
る。第１図において、第２図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、２はポリシリコン膜３と窒化膜１との間に
設けられシリコン基板５の刺れ防止用のストッパー酸化
膜である。
次にこの実施例の製造方法を説明する。第１図（１）に
示すようにシリコン基板５上に下敷酸化ＢｆＪ４４とポ
リシリコン膜３とが成膜され、更にポリシリコン１！Ｉ
３上にストッパー酸化膜２と窒化Ｒ１とがパターニング
される。次にこの半導体装置を酸化させると、第１図（
２）に示すように素子分離酸化！Ｉ７が形成される。こ
の時、ポリシリコン膜３中にはストレスの発生したポリ
シリコン膜６ができる。次に第１図（３）に示すように
窒化膜１をウェットエツチングにより除去すると、スト
ッパー酸化膜２の被覆力によってストレスの発生したポ
リシリコンの欠けは見られない、更に第１図（４）に示
すようにストッパー酸化膜２を除去すると、酸化膜突起
（図示せず）も同時に除去される。最後に第１図（５）
に示すように不要部分のポリシリコン膜３をドライエツ
チングにより除去すると、シリコン基板５の含ツれや酸
化膜突起もほとんど無い、良好な素子分離酸化膜７が形
成される。
示すようにシリコン基板５上に下敷酸化ＢｆＪ４４とポ
リシリコン膜３とが成膜され、更にポリシリコン１！Ｉ
３上にストッパー酸化膜２と窒化Ｒ１とがパターニング
される。次にこの半導体装置を酸化させると、第１図（
２）に示すように素子分離酸化！Ｉ７が形成される。こ
の時、ポリシリコン膜３中にはストレスの発生したポリ
シリコン膜６ができる。次に第１図（３）に示すように
窒化膜１をウェットエツチングにより除去すると、スト
ッパー酸化膜２の被覆力によってストレスの発生したポ
リシリコンの欠けは見られない、更に第１図（４）に示
すようにストッパー酸化膜２を除去すると、酸化膜突起
（図示せず）も同時に除去される。最後に第１図（５）
に示すように不要部分のポリシリコン膜３をドライエツ
チングにより除去すると、シリコン基板５の含ツれや酸
化膜突起もほとんど無い、良好な素子分離酸化膜７が形
成される。
以上のように本発明によれば、ポリシリコン膜と窒化膜
との間にシリコン基板の刺れ防止用のストッパー酸化膜
を設けてから、窒化膜を耐酸化マスク材としてポリシリ
コン膜を酸化して素子分離酸化膜を形成するようにした
ので、ストレスの発生したポリシリコン膜の欠けはスト
ッパー酸化膜の被覆によって防止され、かつ、窒化膜と
ポリシリコン膜との界面で成長する酸化膜突起がほとん
ど取り除かれ、したがってシリコン基板の剖れや酸化膜
突起がほとんど無い、精度の高い半導体装置を提供でき
るという効果が得られる。
との間にシリコン基板の刺れ防止用のストッパー酸化膜
を設けてから、窒化膜を耐酸化マスク材としてポリシリ
コン膜を酸化して素子分離酸化膜を形成するようにした
ので、ストレスの発生したポリシリコン膜の欠けはスト
ッパー酸化膜の被覆によって防止され、かつ、窒化膜と
ポリシリコン膜との界面で成長する酸化膜突起がほとん
ど取り除かれ、したがってシリコン基板の剖れや酸化膜
突起がほとんど無い、精度の高い半導体装置を提供でき
るという効果が得られる。
第１図（１）〜（５）はこの発明の一実施例に係る半導
体装置の製造方法を説明するための半導体装置の製造過
程を示す図、第２図（１）〜（４）は従来の半導体装置
の製造方法を説明するための半導体装置の製造過程を示
す図である １・・・窒化膜、２・・・ストッパー酸化膜（酸化膜）
、３・・・ポリシリコン膜、５・・・シリコン基板、 素子分離酸イヒ膜。 第１ 図
体装置の製造方法を説明するための半導体装置の製造過
程を示す図、第２図（１）〜（４）は従来の半導体装置
の製造方法を説明するための半導体装置の製造過程を示
す図である １・・・窒化膜、２・・・ストッパー酸化膜（酸化膜）
、３・・・ポリシリコン膜、５・・・シリコン基板、 素子分離酸イヒ膜。 第１ 図
Claims (1)
- 基板上に設けられたポリシリコン膜上にパターニングさ
れた窒化膜を耐酸化マスク材として上記ポリシリコン膜
を酸化して素子分離酸化膜を形成する半導体装置の製造
方法において、上記酸化の前に、上記ポリシリコン膜と
上記窒化膜との間に酸化膜を設けたことを特徴とする半
導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31900588A JPH02162749A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31900588A JPH02162749A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162749A true JPH02162749A (ja) | 1990-06-22 |
Family
ID=18105437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31900588A Pending JPH02162749A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290146A (ja) * | 1986-06-09 | 1987-12-17 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-15 JP JP31900588A patent/JPH02162749A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290146A (ja) * | 1986-06-09 | 1987-12-17 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
| DE19507279B4 (de) * | 1994-11-11 | 2005-10-13 | Goldstar Electron Co., Ltd., Cheongju | Verfahren zum Bilden eines isolierenden Bereichs in einem Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE841792L (en) | Method of manufacturing a semiconductor device | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| DE3774036D1 (de) | Verfahren zur stabilisierung von pn-uebergaengen. | |
| JPH02162749A (ja) | 半導体装置の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| US6245644B1 (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JP3010650B2 (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| JP2677228B2 (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS6276678A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100248813B1 (ko) | 필드산화막 형성방법 | |
| JPH0230134A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPS62287628A (ja) | 半導体装置の製造方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 | |
| JPS6321847A (ja) | 半導体集積回路の素子分離領域形成方法 | |
| JPH02270324A (ja) | 半導体装置の製造方法 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| JPH0745561A (ja) | 半導体装置及びその製造方法 |