JP2586431B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2586431B2 JP2586431B2 JP61174555A JP17455586A JP2586431B2 JP 2586431 B2 JP2586431 B2 JP 2586431B2 JP 61174555 A JP61174555 A JP 61174555A JP 17455586 A JP17455586 A JP 17455586A JP 2586431 B2 JP2586431 B2 JP 2586431B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- oxide film
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、特に高密度に多数の素子が形成されるよ
うにしたLSI等において、上記各素子の分離領域が効果
的に形成されるようし、集積度がさらに向上されるよう
に改良した半導体装置の製造方法に関する。
うにしたLSI等において、上記各素子の分離領域が効果
的に形成されるようし、集積度がさらに向上されるよう
に改良した半導体装置の製造方法に関する。
［従来の技術］ LSI等の半導体装置にあっては、１つの半導体基板上
に多数の素子が配列形成されているものであり、その各
素子間は素子分離領域によってそれぞれ区分されるよう
になっている。このような素子分離領域を形成する手段
としては、例えばLOCOSと呼ばれる選択酸化法が知られ
ている。
に多数の素子が配列形成されているものであり、その各
素子間は素子分離領域によってそれぞれ区分されるよう
になっている。このような素子分離領域を形成する手段
としては、例えばLOCOSと呼ばれる選択酸化法が知られ
ている。
この加工方法は、半導体基板上の素子領域に対応した
部分にシリコン窒化膜を形成し、このシリコン窒化膜を
マスクとして熱酸化処理を施して、上記シリコン窒化膜
の存在しない部分に素子分離用の熱酸化膜を形成するよ
うにしているものである。
部分にシリコン窒化膜を形成し、このシリコン窒化膜を
マスクとして熱酸化処理を施して、上記シリコン窒化膜
の存在しない部分に素子分離用の熱酸化膜を形成するよ
うにしているものである。
この方法は、加工工程が単純であり且つ安定している
ものであるが、LSIの微細化のために大きな問題点が存
在する。
ものであるが、LSIの微細化のために大きな問題点が存
在する。
すなわち、シリコン窒化膜によるパターンマスク用い
て熱酸化膜を形成する際に、上記マスクの周辺部分にお
いて、そのマスクの下の部分までも酸化されるようにな
り、シリコン窒化膜の領域までも含むような状態で熱酸
化膜が形成されるようになる。これはバーズビークと称
されるもので、このバーズビークとなる不要領域の幅が
約0.6μｍ程度にもなる。
て熱酸化膜を形成する際に、上記マスクの周辺部分にお
いて、そのマスクの下の部分までも酸化されるようにな
り、シリコン窒化膜の領域までも含むような状態で熱酸
化膜が形成されるようになる。これはバーズビークと称
されるもので、このバーズビークとなる不要領域の幅が
約0.6μｍ程度にもなる。
したがって、素子領域となる部分は、上記シリコン窒
化膜を形成された領域から、上記バーズビーク領域を差
引いた領域となり、結果的に素子分離領域が上記バーズ
ビーク領域を含むようになって、この素子分離領域の素
子全体に占める領域が拡大されるようになる。すなわ
ち、集積密度を充分に向上させるために大きな障害とな
る。
化膜を形成された領域から、上記バーズビーク領域を差
引いた領域となり、結果的に素子分離領域が上記バーズ
ビーク領域を含むようになって、この素子分離領域の素
子全体に占める領域が拡大されるようになる。すなわ
ち、集積密度を充分に向上させるために大きな障害とな
る。
［発明が解決しようとする問題点］ この発明は上記のよな点に鑑みなされたもので、特に
素子分離領域の幅を確実に小さなものとして設定できる
ようにし、素子領域が効果的に分離設定されるように
し、特に上記バーズビーク部分が素子領域として使用で
きるような状態として、集積密度が効果的に向上される
ようにする半導体装置の製造方法を提供しようとするも
のである。
素子分離領域の幅を確実に小さなものとして設定できる
ようにし、素子領域が効果的に分離設定されるように
し、特に上記バーズビーク部分が素子領域として使用で
きるような状態として、集積密度が効果的に向上される
ようにする半導体装置の製造方法を提供しようとするも
のである。
［問題点を解決するための手段］ すなわち、この発明に係る半導体装置の製造方法にあ
っては、半導体基板表面部分に従来と同様に素子領域に
対応してシリコン窒化膜パターンを形成すると共に、こ
のパターンを利用してLOCOS酸化による熱酸化膜を形成
するものであるが、その後上記シリコン窒化膜を通過し
ない程度の加速エネルギーで上記熱酸化に、Si、Ｎ、Ｃ
の中のいずれかのイオンを注入し、シリコン窒化膜領域
を除く酸化膜表面に改質層を形成する。そして、上記イ
オン注入されたシリコン窒化膜をリン酸等によりウェッ
トエッチングあるいはフッ素プラズマ等によるドライエ
ッチングにより除去し、その後SiO2をエッチングするこ
とにより、主としてバーズビーク部分だけがエッチング
除去されるようにする。
っては、半導体基板表面部分に従来と同様に素子領域に
対応してシリコン窒化膜パターンを形成すると共に、こ
のパターンを利用してLOCOS酸化による熱酸化膜を形成
するものであるが、その後上記シリコン窒化膜を通過し
ない程度の加速エネルギーで上記熱酸化に、Si、Ｎ、Ｃ
の中のいずれかのイオンを注入し、シリコン窒化膜領域
を除く酸化膜表面に改質層を形成する。そして、上記イ
オン注入されたシリコン窒化膜をリン酸等によりウェッ
トエッチングあるいはフッ素プラズマ等によるドライエ
ッチングにより除去し、その後SiO2をエッチングするこ
とにより、主としてバーズビーク部分だけがエッチング
除去されるようにする。
［作用］ 上記のような製造方法にあっては、熱酸化膜を形成す
る工程において、シリコン窒化膜の下の部分までも酸化
膜が形成されるようになり、バーズビークが形成される
ようになる。しかし、イオン注入による処理を施すこと
によって、シリコン窒化膜以外の部分の熱酸化膜表面に
改質層が形成されるようになっている。したがって、シ
リコン窒化膜を除去した後にSiO2をエッチングすると、
改質層の存在しないバーズビーク部分が主として選択エ
ッチングされるようになり、結果的にシリコン窒化膜を
存在していた領域が素子領域として設定され、このシリ
コン窒化膜の存在していなかった領域のみが素子分離領
域とされるようになる。
る工程において、シリコン窒化膜の下の部分までも酸化
膜が形成されるようになり、バーズビークが形成される
ようになる。しかし、イオン注入による処理を施すこと
によって、シリコン窒化膜以外の部分の熱酸化膜表面に
改質層が形成されるようになっている。したがって、シ
リコン窒化膜を除去した後にSiO2をエッチングすると、
改質層の存在しないバーズビーク部分が主として選択エ
ッチングされるようになり、結果的にシリコン窒化膜を
存在していた領域が素子領域として設定され、このシリ
コン窒化膜の存在していなかった領域のみが素子分離領
域とされるようになる。
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明す
る。この実施例にあっては、ポリシリコンゲートＣ−MO
Sのような場合の例を示しているもので、その他にバイ
ポーラデバイス等に対しても同様に実施できるものであ
る。
る。この実施例にあっては、ポリシリコンゲートＣ−MO
Sのような場合の例を示しているもので、その他にバイ
ポーラデバイス等に対しても同様に実施できるものであ
る。
まず、第１図で示すようにシリコンウエハ状の半導体
基板11の表面には、薄いシリコン酸化膜によるパッド酸
化膜12が全面に形成されている。そして、このパッド酸
化膜12の表面上には、CVD法等の手段によってシリコン
窒化膜を形成するもので、このシリコン窒化膜はホトエ
ッチング等の手段によって所定のパターンでエッチング
処理し、シリコン窒化膜マスク13が形成されるようにす
る。この場合、このシリコン窒化膜の存在する部分の幅
Ｗの範囲を素子領域とされるようにするものであり、こ
のシリコン窒化膜の存在しない部分が素子分離領域とさ
れるようにしているものである。
基板11の表面には、薄いシリコン酸化膜によるパッド酸
化膜12が全面に形成されている。そして、このパッド酸
化膜12の表面上には、CVD法等の手段によってシリコン
窒化膜を形成するもので、このシリコン窒化膜はホトエ
ッチング等の手段によって所定のパターンでエッチング
処理し、シリコン窒化膜マスク13が形成されるようにす
る。この場合、このシリコン窒化膜の存在する部分の幅
Ｗの範囲を素子領域とされるようにするものであり、こ
のシリコン窒化膜の存在しない部分が素子分離領域とさ
れるようにしているものである。
次に、上記シリコン窒化膜マスク13部分を除く半導体
基板11の表面部分を熱酸化させるようにするものであ
り、この熱酸化処理によって厚い熱酸化膜14が形成させ
る（LOCOS酸化）。このような熱酸化処理を施すことに
よって、シリコン窒化マスク13の下の部分まで幅ΔＷだ
け進入する状態で断面くさび状になるようなバーズビー
ク141と称される酸化膜が形成されるようになり、この
バーズビーク141部分を除く範囲はW1で示すように小さ
なものとなる。
基板11の表面部分を熱酸化させるようにするものであ
り、この熱酸化処理によって厚い熱酸化膜14が形成させ
る（LOCOS酸化）。このような熱酸化処理を施すことに
よって、シリコン窒化マスク13の下の部分まで幅ΔＷだ
け進入する状態で断面くさび状になるようなバーズビー
ク141と称される酸化膜が形成されるようになり、この
バーズビーク141部分を除く範囲はW1で示すように小さ
なものとなる。
このようにして熱酸化膜14が形成されたならば、この
半導体基板11の全面に、第３図に示すようにSi、Ｎ、Ｃ
等のイオン注入を行う。このイオン注入工程において、
イオン注入の加速エネルギーは、イオンがシリコン窒化
膜マスク13を通過しない範囲のものに選定する。したが
って、このイオン注入工程によって上記バーズビーク14
1部分を除く熱酸化膜14の表面にイオンが注入されるよ
うになり、このイオン注入部の酸化膜14の表面が改質さ
れ、表面改質層15が形成されるようになる。
半導体基板11の全面に、第３図に示すようにSi、Ｎ、Ｃ
等のイオン注入を行う。このイオン注入工程において、
イオン注入の加速エネルギーは、イオンがシリコン窒化
膜マスク13を通過しない範囲のものに選定する。したが
って、このイオン注入工程によって上記バーズビーク14
1部分を除く熱酸化膜14の表面にイオンが注入されるよ
うになり、このイオン注入部の酸化膜14の表面が改質さ
れ、表面改質層15が形成されるようになる。
この場合、例えばシリコンイオンが注入されたものと
すると、シリコンリッチ（SiOx）が、Ｎイオン注入の場
合はオキシナイトライドが改質層15として形成されるよ
うになる。このような改質層15は、フッ素等に対するエ
ッチ速度が通常の酸化シリコンよりかなり小さいものと
なるものである。
すると、シリコンリッチ（SiOx）が、Ｎイオン注入の場
合はオキシナイトライドが改質層15として形成されるよ
うになる。このような改質層15は、フッ素等に対するエ
ッチ速度が通常の酸化シリコンよりかなり小さいものと
なるものである。
このように表面改質層15が形成されたならば、適宜熱
処理を施した後、第４図で示すようにシリコン窒化膜マ
スク13を除去させるようにする。
処理を施した後、第４図で示すようにシリコン窒化膜マ
スク13を除去させるようにする。
このシリコン窒化膜マスク13の除去手段は、例えばリ
ン酸等によるウエットエッチング、あるいはフッ素プラ
ズマ等によるドライエッチングによる通常の手段で行わ
れるもので、このようなエッチング処理によってシリコ
ン窒化膜マスク13のみが選択的にエッチング除去される
ようにする。
ン酸等によるウエットエッチング、あるいはフッ素プラ
ズマ等によるドライエッチングによる通常の手段で行わ
れるもので、このようなエッチング処理によってシリコ
ン窒化膜マスク13のみが選択的にエッチング除去される
ようにする。
このようにしてシリコン窒化膜マスク13が除去された
後、フッ酸溶液等によってSiO2エッチングすると、上記
表面改質層15の存在しないバーズビーク141部分が、第
５図で示すように主として選択エッチングされるように
なる。
後、フッ酸溶液等によってSiO2エッチングすると、上記
表面改質層15の存在しないバーズビーク141部分が、第
５図で示すように主として選択エッチングされるように
なる。
すなわち、バーズビーク141は有効に除去されるよう
になり、熱酸化膜14で区画された範囲の幅W2は、前記W1
に比較して充分に大きく設定されるようになる。そし
て、このW2の範囲が素子領域として設定されるようにな
るもので、この領域の幅W2はシリコン窒化膜マスク13の
幅Ｗにほぼ等しい状態とされるようになる。したがっ
て、素子分離領域を充分小さなものとすることができる
ようになり、素子の微細化、チップサイズの縮小化が可
能とされるようになるものである。
になり、熱酸化膜14で区画された範囲の幅W2は、前記W1
に比較して充分に大きく設定されるようになる。そし
て、このW2の範囲が素子領域として設定されるようにな
るもので、この領域の幅W2はシリコン窒化膜マスク13の
幅Ｗにほぼ等しい状態とされるようになる。したがっ
て、素子分離領域を充分小さなものとすることができる
ようになり、素子の微細化、チップサイズの縮小化が可
能とされるようになるものである。
［発明の効果］ 以上のようにこの発明に係る半導体の製造方法によれ
ば、LOCOS酸化膜の形成後に、シリコン窒化膜マスクを
介してイオン注入することによって、このマスクの下バ
ーズビーク部分を除いて上記酸化膜の表面が改質される
ようになるものであり、この改質部分のエッチング速度
を変化させることができる。したがって、上記シリコン
窒化膜マスクの除去後に、上記バーズビーク部分が有効
に除去することが可能となるものであり、素子分離領域
が充分微細化して形成させるようになって、半導体装置
の集積度の向上等に大きな効果が発揮されるようになる
ものである。
ば、LOCOS酸化膜の形成後に、シリコン窒化膜マスクを
介してイオン注入することによって、このマスクの下バ
ーズビーク部分を除いて上記酸化膜の表面が改質される
ようになるものであり、この改質部分のエッチング速度
を変化させることができる。したがって、上記シリコン
窒化膜マスクの除去後に、上記バーズビーク部分が有効
に除去することが可能となるものであり、素子分離領域
が充分微細化して形成させるようになって、半導体装置
の集積度の向上等に大きな効果が発揮されるようになる
ものである。
第１図乃至第５図は、それぞれこの発明の一実施例に係
る半導体装置の製造過程を順次説明する断面構成図であ
る。 11……半導体基板、12……パッド酸化膜、13……シリコ
ン窒化膜マスク、14……熱酸化膜、141……バーズビー
ク、15……表面改質層。
る半導体装置の製造過程を順次説明する断面構成図であ
る。 11……半導体基板、12……パッド酸化膜、13……シリコ
ン窒化膜マスク、14……熱酸化膜、141……バーズビー
ク、15……表面改質層。
Claims (1)
- 【請求項１】半導体基板表面に形成されたパッド酸化膜
の表面に、素子形成領域のパターンに対応してシリコン
窒化膜のパターンを形成するパターン形成工程と、 上記シリコン窒化膜パターンの形成された半導体基板の
表面部分のパッド酸化膜に対して、LOCOS酸化による熱
酸化膜を形成させる熱酸化工程と、 露出した上記熱酸化膜の表面に改質層を形成させるよう
に、上記シリコン窒化膜を通り抜けない範囲の加速エネ
ルギーで、上記シリコン窒化膜の表面および露出した上
記熱酸化膜の表面に向けてSi、Ｎ、Ｃの中のいずれかを
イオン注入する工程と、 イオン注入されている上記シリコン窒化膜をウエットエ
ッチングあるはドライエッチングにより除去する第１の
エッチング工程と、 上記改質層が形成された領域を除く領域の酸化膜を、少
なくとも素子形成領域の形成する半導体基板の表面が露
出されるまで選択的にエッチングする第２のエッチング
工程とを具備し、 上記シリコン窒化膜に対応した半導体基板の表面領域を
素子形成領域とするように、LOCOS酸化膜で素子分離領
域が形成されるようにしたことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174555A JP2586431B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174555A JP2586431B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6331124A JPS6331124A (ja) | 1988-02-09 |
| JP2586431B2 true JP2586431B2 (ja) | 1997-02-26 |
Family
ID=15980604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174555A Expired - Lifetime JP2586431B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586431B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| US5334550A (en) * | 1989-01-09 | 1994-08-02 | Texas Instruments Incorporated | Method of producing a self-aligned window at recessed intersection of insulating regions |
| KR960006975B1 (ko) * | 1993-05-21 | 1996-05-25 | 현대전자산업주식회사 | 반도체 소자의 필드 산화막 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103445A (en) * | 1980-01-22 | 1981-08-18 | Fujitsu Ltd | Production of semiconductor device |
| JPS5741101A (en) * | 1980-08-21 | 1982-03-08 | Toshiba Corp | Processing of flange for vacuum |
-
1986
- 1986-07-24 JP JP61174555A patent/JP2586431B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6331124A (ja) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019526A (en) | Method of manufacturing a semiconductor device having a plurality of elements | |
| JPH06333920A (ja) | 半導体装置製造方法 | |
| JP3701326B2 (ja) | 集積回路の素子分離方法 | |
| JPH0216574B2 (ja) | ||
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP4180809B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JP2871535B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 |