JP3701326B2 - 集積回路の素子分離方法 - Google Patents
集積回路の素子分離方法 Download PDFInfo
- Publication number
- JP3701326B2 JP3701326B2 JP08056694A JP8056694A JP3701326B2 JP 3701326 B2 JP3701326 B2 JP 3701326B2 JP 08056694 A JP08056694 A JP 08056694A JP 8056694 A JP8056694 A JP 8056694A JP 3701326 B2 JP3701326 B2 JP 3701326B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- element isolation
- isolation region
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Description
【０００１】
【産業上の利用分野】
本発明は集積回路（integrated circuits ）の素子分離方法（device isolation method ) に係り、特に素子分離領域（非活性領域）の幅が狭い所でも十分な量（厚さ）のフィルド酸化膜を形成することが可能な改良されたLOCOS(Local oxidation of Sillicon)方法に関する。
【０００２】
【従来の技術】
集積回路が高集積を必要とするようになる以前には、バイポーラ素子の場合には接合隔離技術によって十分な隔離がなされ、MOS 素子の場合には保護酸化膜によって隣接酸化膜間に完全な隔離がなされた。しかし、半導体装置の高集積化傾向に従って素子分離領域を最小化する必要が生じ、最近まではLOCOS 方法がそのような素子分離方法の主流をなして来た。しかし、素子設計寸法がサブミクロン(submicron) の大きさまで縮むにつれ、LOCOS 方法は多数の欠陥を露出するようになった。その欠点中一つは、素子分離構造の形成時に幅が広い素子分離領域ではフィルド酸化膜が多く成長し幅が狭い素子分離領域ではフィルド酸化膜が少なく成長する、いわゆるフィルド酸化膜シニング効果（field oxide thinning effect)である。（参照文献；S.Wolf, Sillicon Processing for the VLSI ERA Vol.2. California: Lattice Press, 1990,p.26 )
図１は従来のLOCOS 系列の素子分離方法で発生するフィルド酸化膜シニング効果を説明するための断面図である。
【０００３】
半導体基板１上で窒化膜２の部分食刻で限定された各素子分離領域５、６に形成されたフィルド酸化膜３、４はＷ１の幅を有する狭い素子分離領域５ではＬ１の厚さを有し、Ｗ２の幅を有する広い素子分離領域６ではＬ２の厚さを有する。一般に、Ｗ１＜Ｗ２ならＬ１＜Ｌ２の関係が成立する。すなわち、素子分離領域の幅が小さいほど形成されるフィルド酸化膜の厚さが小さくなり、幅が広い素子分離領域のフィルド酸化膜の厚さと幅が狭い素子分離領域のフィルド酸化膜の厚さとの間に差が生じる。この差はＷ１がサブミクロンの大きさになると極めて深刻になる。例えば、 1.5μm の幅を有する素子分離領域ではフィルド酸化膜が約 400nmの厚さに成長するとき、0.8 μm の幅を有する素子分離領域では約 290nmの厚さを有することになる。（参照文献；S.Wolf, Sillicon Processing for the VLSI ERA Vol.2. California: Lattice Press, 1990,p.26) このような現象は幅が広い素子分離領域と狭い素子分離領域との利用可能な酸化体減少（Reduction in oxidants ) の差に起因することが知られている。
【０００４】
前述したフィルド酸化膜シニング効果は多数の問題を引き起こす。後続工程のゲートポリシリコン蒸着前の湿式食刻工程では幅が広い素子分離領域でも幅が狭い素子分離領域でも同じ量のフィルド酸化膜が除去されるため、幅が狭い素子分離領域では素子分離に十分なフィルド酸化膜を維持することができなくなり隔離大きさ（isolation size) が大幅に縮むようになる。従って、後続工程のソース／ドレンイオン注入時イオンがさらに近く注入されるためパンチスルー（punchthrough) が発生する。また、後工程のエッチバック（Etch back)の結果フィルド（Field)の鋭い段差以下にフィルド酸化膜が残ることにより、後続するゲートポリシリコンの食刻が不十分になり前記ゲートポリシリコンが互いに連結するストリンガ（stringer）問題を起こす。またフィルド酸化膜の厚さが小さくなりゲートポリシリコンと下部シリコンとの容量（capacitance)が増加して半導体装置の速度を減少させ、フィルド酸化後フィルドイオンを注入するポストインプランティション（post-implantation)時に注入されるイオンの位置を同一にすることができずスレショルド電圧（threshold voltage)の調節が難しくなる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は前記フィルド酸化膜シニング効果による多数の問題点を解決するため、幅が狭い素子分離領域のフィルド酸化膜の厚さが幅が広い素子分離領域のフィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を形成することが可能な改良された LOCOS方法を提供することである。
【０００６】
【課題を解決するための手段】
前記の目的を達成するため、本発明の半導体装置の素子分離方法は、半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、前記素子分離領域の熱酸化（Thermal Oxidation ）によって１次フィルド酸化膜を形成する段階と、前記食刻された窒化膜および前記１次フィルド酸化膜上の全面を酸化物質で覆うことによって酸化膜を形成する段階と、前記酸化膜が前記素子分離領域にのみセルフアライン（self-align）されて残るように前記酸化膜を除去し、前記１次フィルド酸化膜上に２次フィルド酸化膜を形成する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記２次フィルド酸化膜を形成し、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記２次フィルド酸化膜を形成する段階と、前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを除去する段階とを含み、前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする。
【０００７】
また本発明は、半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、前記素子分離領域の熱酸化( Thermal Oxidation)によって１次フィルド酸化膜を形成する段階と、前記食刻された窒化膜および１次フィルド酸化膜の全面をポリシリコンで覆うことによってポリシリコン膜を形成する段階と、前記素子分離領域にのみ前記ポリシリコン膜がセルフアラインされて残るように前記ポリシリコン膜を除去する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記ポリシリコンを残存させ、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記ポリシリコンを残存させる段階と、前記１次フィルド酸化膜上に残った前記ポリシリコン膜を酸化させて２次フィルド酸化膜を形成する段階と、前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを順次に除去する段階とを含み、前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする半導体装置の素子分離方法によっても達成されうる。
【０００８】
【作用】
本発明によれば、幅が狭い素子分離領域のフィルド酸化膜の厚さが幅が広い素子分離領域のフィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を形成することができるLOCOS 方法を提供することにより、従来のLOCOS 系列の素子分離方法が有する欠点の一つであるフィルド酸化膜シニング効果を克服し、サブミクロン以下の設計寸法でも素子分離に十分なフィルド酸化膜の量（厚さ）を提供することができる。
【０００９】
【実施例】
以下添付した図面に基づき、本発明を詳細に説明する。
（第１実施例）
図２〜図４は本発明による素子分離方法の一実施例の製造工程を示す断面図である。
【００１０】
図２の（Ａ）、図３の（Ａ）および図４の（Ａ）は幅が狭い素子分離領域の製造工程を示し、図２の（Ｂ）、図３の（Ｂ）および図４の（Ｂ）は幅が広い素子分離領域の製造工程を示す。
まず、図２の（Ａ）および図２の（Ｂ）に示すように半導体基板７上にパッド酸化膜８を熱的成長させて窒化膜９を１０００〜２０００Å程度の厚さで蒸着した後、ホトリソグラフィ（photolithography) 工程によって素子分離領域となる部位の窒化膜９を除去することにより活性領域を電気的に隔離する素子分離領域１０、１１を限定する。次いで、活性領域（素子形成領域）間にパンチスルーの危険が大きい場合には、窒化膜を部分的に除去して露出した素子分離領域１０、１１に形成されたパッド酸化膜８と半導体基板７を乾式法あるいは湿式法によって順次に食刻してリセス（recessed) 構造を形成する工程を追加することもできる。前記工程はリセスの深さが少なく活性領域（素子形成領域）間にパンチスルーの危険が大きい場合に適用することができる。次に、窒化膜９を酸化マスク（Oxidation Mask) として使用して前記素子分離領域の熱酸化によって１０００〜２０００Å程度の厚さで１次フィルド酸化膜１２、１３を成長させる。
【００１１】
次いで、図３の（Ａ）および図３の（Ｂ）に示すように、前記図２の（Ａ）および図２の（Ｂ）に示したように素子分離領域１０、１１に１次フィルド酸化膜１２、１３を形成した後、その結果物の全面に蒸着などの方法で酸化物質を覆って酸化膜（図示せず）を形成する。この酸化物質としては例えば、HTO(high temperature oxide）、 LTO(low temperature oxide）、 SOG(spin on glass) などが使用可能である。次いで、乾式食刻法による異方性食刻または CMPなどの方法で前記素子分離領域にのみ前記酸化膜がセルフアラインされて残るように前記酸化膜を除去することにより、１次フィルド酸化膜１２、１３上に２次フィルド酸化膜１４、１５を形成する。この際、図３の（Ａ）に示すように素子分離領域の幅が狭い所ではコンタクトエッチ(contact etch)が足りないように素子分離領域全体にわたって前記酸化膜が残存してそのまま２次フィルド酸化膜１４を形成し、図３の（Ｂ）に示すように素子分離領域の幅が広い所では前記酸化膜がスペーサ（spacer) 形態に残って２次フィルド酸化膜１５を形成する。ここで、前記酸化膜の除去方法として乾式食刻法による異方性食刻の代わりに CMP(chemical mechanical polishing) を使用すると、幅が広い素子分離領域では残存する酸化物質の量は前記の場合と同程度だが、幅の狭い素子分離領域でははるかに多い量の酸化物質が残存して狭い素子分離領域の２次フィルド酸化膜の厚さが増加するようになるため本発明の効果をさらに高めることができる。これにより、幅の狭い素子分離領域の１次フィルド酸化膜および２次フィルド酸化膜の総厚さが幅の広い素子分離領域の１次フィルド酸化膜の厚さと等しいか、むしろ大きい素子分離構造が得られる。
【００１２】
さらに、前記２次フィルド酸化膜を熱処理（annealing)し、熱酸化膜（thermal oxide)のように湿式食刻に対する耐性が強い構造に変換する工程を追加することも可能である。この熱処理工程は前記酸化物質を覆って前記酸化膜を形成した直後、前記２次フィルド酸化膜を形成する前に実施することもできる。
次に、図４の（Ａ）および図４の（Ｂ）に示すように、活性領域（素子形成領域）の窒化膜９とパッド酸化膜８とを順次に除去する。この際、窒化膜除去後にフィルド酸化膜の上部縁の兎耳状に突出した部分はゲートポリシリコン蒸着前に数回の湿式食刻工程を経る間に鈍くなり、図４の（Ａ）と図４の（Ｂ）に示すようになだらかな輪郭（profile)となる。
【００１３】
（第２実施例）
図２〜図７は本発明による素子分離方法のまた他の実施例の製造工程を示す断面図である。
ここで、図２の（Ａ）、図５の（Ａ）、図６の（Ａ）および図７の（Ａ）は幅が狭い素子分離領域の製造工程を示し、図２の（Ｂ）、図５の（Ｂ）、図６の（Ｂ）および図７の（Ｂ）は幅が広い素子分離の領域の製造工程を示す。
【００１４】
まず、図２の（Ａ）および図２の（Ｂ）に示すように半導体基板７上にパッド酸化膜８を熱的成長させ、窒化膜９を１０００〜２０００Å程度の厚さで蒸着した後、ホトリソグラフィ(Photolithography)工程によって素子分離領域になる部位の窒化膜９を除去することにより、活性領域を電気的に隔離する素子分離領域１０、１１を限定する。次いで、活性領域（素子形成領域）間にパンチスルーの危険が大きい場合には、窒化膜を部分的に除去して露出した素子分離領域１０、１１に形成されたパッド酸化膜８と半導体基板７を乾式法あるいは湿式法によって順次に食刻してリセス（recess) 構造を形成する工程を追加することもできる。前記工程はリセスの深さが浅くて活性領域（素子形成領域）間にパンチスルーの危険が大きい場合に実施することができる。
【００１５】
次に、窒化膜９を酸化マスク（Oxidation Mask) として使用し、前記素子分離領域の熱酸化によって１０００〜２０００Å程度の厚さで１次フィルド酸化膜１２、１３を成長させる。
次に、図５の（Ａ）および図５の（Ｂ）に示すように、素子分離領域１０、１１に１次フィルド酸化膜１２、１３を形成した後、その結果物の前面に可酸化物質（例えばポリシリコン）を覆って可酸化膜（図示せず）を形成する。次いで、乾式食刻法による異方性食刻または CMPなどの方法で前記可酸化膜が前記素子分離領域にのみセルフアラインされて残るように前記可酸化膜を除去する。この際、図５の（Ａ）に示すように素子分離領域の幅が狭い所ではコンタクトエッチが足りないように素子分離領域全体にわたって可酸化膜１６が残存し、図５Ｂに示すように素子分離領域の幅が広い所では可酸化膜１７がスペーサ形態に残る。前記可酸化膜の除去方法として乾式食刻法による異方性食刻の代わりに CMPを用いると、幅が広い素子分離領域では残存する可酸化物質の量は前記の場合と同程度だが、幅の狭い素子分離領域でははるかに多い量の可酸化物質が残存するようになり本発明の効果をさらに高めることができる。
【００１６】
次いで、図６の（Ａ）および図６の（Ｂ）に示すように、前記残存した可酸化膜１６、１７を２次フィルド酸化させることにより２次フィルド酸化膜１８、１９を形成する。これにより、幅が狭い素子分離領域の１次フィルド酸化膜および２次フィルド酸化膜の総厚さが幅が広い素子分離領域の１次フィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を得ることができる。
【００１７】
次に、図７の（Ａ）および図７の（Ｂ）に示すように、前記活性領域の窒化膜９とパッド酸化膜８とを順次に除去する。この際、窒化膜除去後にフィルド酸化膜の上部縁の兎耳状に突出した部分はゲートポリシリコン蒸着前に数回の湿式食刻工程を経る間に鈍くなり、図７の（Ａ）と図７の（Ｂ）に示すようになだらかな輪郭（profile)となる。
【００１８】
以上の実施例をもって本発明を詳細に説明したが、この技術分野で通常の知識を持った者なら、本発明の技術的思想の範囲を逸脱しない範囲内で本発明の細部事項の多様な変形が可能なことが判る。
【００１９】
【発明の効果】
本発明によれば、フィルド酸化膜シニング効果によるパンチスルー、ストリンガ、容量増加による半導体装置の速度低下およびスレショルド電圧調節の困難等を防止することができるという利点がある。
【図面の簡単な説明】
【図１】従来の LOCOS素子分離方法で現れるフィルド酸化膜シニング効果を説明するための断面図である。
【図２】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図３】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図４】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図５】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図６】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図７】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【符号の説明】
７ 半導体基板
８ パッド酸化膜
９ 窒化膜
１０ 素子分離領域
１１ 素子分離領域
１２ １次フィルド酸化膜
１３ １次フィルド酸化膜
１４ ２次フィルド酸化膜
１５ ２次フィルド酸化膜
１６ 可酸化膜
１７ 可酸化膜
１８ ２次フィルド酸化膜
１９ ２次フィルド酸化膜
【産業上の利用分野】
本発明は集積回路（integrated circuits ）の素子分離方法（device isolation method ) に係り、特に素子分離領域（非活性領域）の幅が狭い所でも十分な量（厚さ）のフィルド酸化膜を形成することが可能な改良されたLOCOS(Local oxidation of Sillicon)方法に関する。
【０００２】
【従来の技術】
集積回路が高集積を必要とするようになる以前には、バイポーラ素子の場合には接合隔離技術によって十分な隔離がなされ、MOS 素子の場合には保護酸化膜によって隣接酸化膜間に完全な隔離がなされた。しかし、半導体装置の高集積化傾向に従って素子分離領域を最小化する必要が生じ、最近まではLOCOS 方法がそのような素子分離方法の主流をなして来た。しかし、素子設計寸法がサブミクロン(submicron) の大きさまで縮むにつれ、LOCOS 方法は多数の欠陥を露出するようになった。その欠点中一つは、素子分離構造の形成時に幅が広い素子分離領域ではフィルド酸化膜が多く成長し幅が狭い素子分離領域ではフィルド酸化膜が少なく成長する、いわゆるフィルド酸化膜シニング効果（field oxide thinning effect)である。（参照文献；S.Wolf, Sillicon Processing for the VLSI ERA Vol.2. California: Lattice Press, 1990,p.26 )
図１は従来のLOCOS 系列の素子分離方法で発生するフィルド酸化膜シニング効果を説明するための断面図である。
【０００３】
半導体基板１上で窒化膜２の部分食刻で限定された各素子分離領域５、６に形成されたフィルド酸化膜３、４はＷ１の幅を有する狭い素子分離領域５ではＬ１の厚さを有し、Ｗ２の幅を有する広い素子分離領域６ではＬ２の厚さを有する。一般に、Ｗ１＜Ｗ２ならＬ１＜Ｌ２の関係が成立する。すなわち、素子分離領域の幅が小さいほど形成されるフィルド酸化膜の厚さが小さくなり、幅が広い素子分離領域のフィルド酸化膜の厚さと幅が狭い素子分離領域のフィルド酸化膜の厚さとの間に差が生じる。この差はＷ１がサブミクロンの大きさになると極めて深刻になる。例えば、 1.5μm の幅を有する素子分離領域ではフィルド酸化膜が約 400nmの厚さに成長するとき、0.8 μm の幅を有する素子分離領域では約 290nmの厚さを有することになる。（参照文献；S.Wolf, Sillicon Processing for the VLSI ERA Vol.2. California: Lattice Press, 1990,p.26) このような現象は幅が広い素子分離領域と狭い素子分離領域との利用可能な酸化体減少（Reduction in oxidants ) の差に起因することが知られている。
【０００４】
前述したフィルド酸化膜シニング効果は多数の問題を引き起こす。後続工程のゲートポリシリコン蒸着前の湿式食刻工程では幅が広い素子分離領域でも幅が狭い素子分離領域でも同じ量のフィルド酸化膜が除去されるため、幅が狭い素子分離領域では素子分離に十分なフィルド酸化膜を維持することができなくなり隔離大きさ（isolation size) が大幅に縮むようになる。従って、後続工程のソース／ドレンイオン注入時イオンがさらに近く注入されるためパンチスルー（punchthrough) が発生する。また、後工程のエッチバック（Etch back)の結果フィルド（Field)の鋭い段差以下にフィルド酸化膜が残ることにより、後続するゲートポリシリコンの食刻が不十分になり前記ゲートポリシリコンが互いに連結するストリンガ（stringer）問題を起こす。またフィルド酸化膜の厚さが小さくなりゲートポリシリコンと下部シリコンとの容量（capacitance)が増加して半導体装置の速度を減少させ、フィルド酸化後フィルドイオンを注入するポストインプランティション（post-implantation)時に注入されるイオンの位置を同一にすることができずスレショルド電圧（threshold voltage)の調節が難しくなる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は前記フィルド酸化膜シニング効果による多数の問題点を解決するため、幅が狭い素子分離領域のフィルド酸化膜の厚さが幅が広い素子分離領域のフィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を形成することが可能な改良された LOCOS方法を提供することである。
【０００６】
【課題を解決するための手段】
前記の目的を達成するため、本発明の半導体装置の素子分離方法は、半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、前記素子分離領域の熱酸化（Thermal Oxidation ）によって１次フィルド酸化膜を形成する段階と、前記食刻された窒化膜および前記１次フィルド酸化膜上の全面を酸化物質で覆うことによって酸化膜を形成する段階と、前記酸化膜が前記素子分離領域にのみセルフアライン（self-align）されて残るように前記酸化膜を除去し、前記１次フィルド酸化膜上に２次フィルド酸化膜を形成する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記２次フィルド酸化膜を形成し、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記２次フィルド酸化膜を形成する段階と、前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを除去する段階とを含み、前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする。
【０００７】
また本発明は、半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、前記素子分離領域の熱酸化( Thermal Oxidation)によって１次フィルド酸化膜を形成する段階と、前記食刻された窒化膜および１次フィルド酸化膜の全面をポリシリコンで覆うことによってポリシリコン膜を形成する段階と、前記素子分離領域にのみ前記ポリシリコン膜がセルフアラインされて残るように前記ポリシリコン膜を除去する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記ポリシリコンを残存させ、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記ポリシリコンを残存させる段階と、前記１次フィルド酸化膜上に残った前記ポリシリコン膜を酸化させて２次フィルド酸化膜を形成する段階と、前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを順次に除去する段階とを含み、前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする半導体装置の素子分離方法によっても達成されうる。
【０００８】
【作用】
本発明によれば、幅が狭い素子分離領域のフィルド酸化膜の厚さが幅が広い素子分離領域のフィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を形成することができるLOCOS 方法を提供することにより、従来のLOCOS 系列の素子分離方法が有する欠点の一つであるフィルド酸化膜シニング効果を克服し、サブミクロン以下の設計寸法でも素子分離に十分なフィルド酸化膜の量（厚さ）を提供することができる。
【０００９】
【実施例】
以下添付した図面に基づき、本発明を詳細に説明する。
（第１実施例）
図２〜図４は本発明による素子分離方法の一実施例の製造工程を示す断面図である。
【００１０】
図２の（Ａ）、図３の（Ａ）および図４の（Ａ）は幅が狭い素子分離領域の製造工程を示し、図２の（Ｂ）、図３の（Ｂ）および図４の（Ｂ）は幅が広い素子分離領域の製造工程を示す。
まず、図２の（Ａ）および図２の（Ｂ）に示すように半導体基板７上にパッド酸化膜８を熱的成長させて窒化膜９を１０００〜２０００Å程度の厚さで蒸着した後、ホトリソグラフィ（photolithography) 工程によって素子分離領域となる部位の窒化膜９を除去することにより活性領域を電気的に隔離する素子分離領域１０、１１を限定する。次いで、活性領域（素子形成領域）間にパンチスルーの危険が大きい場合には、窒化膜を部分的に除去して露出した素子分離領域１０、１１に形成されたパッド酸化膜８と半導体基板７を乾式法あるいは湿式法によって順次に食刻してリセス（recessed) 構造を形成する工程を追加することもできる。前記工程はリセスの深さが少なく活性領域（素子形成領域）間にパンチスルーの危険が大きい場合に適用することができる。次に、窒化膜９を酸化マスク（Oxidation Mask) として使用して前記素子分離領域の熱酸化によって１０００〜２０００Å程度の厚さで１次フィルド酸化膜１２、１３を成長させる。
【００１１】
次いで、図３の（Ａ）および図３の（Ｂ）に示すように、前記図２の（Ａ）および図２の（Ｂ）に示したように素子分離領域１０、１１に１次フィルド酸化膜１２、１３を形成した後、その結果物の全面に蒸着などの方法で酸化物質を覆って酸化膜（図示せず）を形成する。この酸化物質としては例えば、HTO(high temperature oxide）、 LTO(low temperature oxide）、 SOG(spin on glass) などが使用可能である。次いで、乾式食刻法による異方性食刻または CMPなどの方法で前記素子分離領域にのみ前記酸化膜がセルフアラインされて残るように前記酸化膜を除去することにより、１次フィルド酸化膜１２、１３上に２次フィルド酸化膜１４、１５を形成する。この際、図３の（Ａ）に示すように素子分離領域の幅が狭い所ではコンタクトエッチ(contact etch)が足りないように素子分離領域全体にわたって前記酸化膜が残存してそのまま２次フィルド酸化膜１４を形成し、図３の（Ｂ）に示すように素子分離領域の幅が広い所では前記酸化膜がスペーサ（spacer) 形態に残って２次フィルド酸化膜１５を形成する。ここで、前記酸化膜の除去方法として乾式食刻法による異方性食刻の代わりに CMP(chemical mechanical polishing) を使用すると、幅が広い素子分離領域では残存する酸化物質の量は前記の場合と同程度だが、幅の狭い素子分離領域でははるかに多い量の酸化物質が残存して狭い素子分離領域の２次フィルド酸化膜の厚さが増加するようになるため本発明の効果をさらに高めることができる。これにより、幅の狭い素子分離領域の１次フィルド酸化膜および２次フィルド酸化膜の総厚さが幅の広い素子分離領域の１次フィルド酸化膜の厚さと等しいか、むしろ大きい素子分離構造が得られる。
【００１２】
さらに、前記２次フィルド酸化膜を熱処理（annealing)し、熱酸化膜（thermal oxide)のように湿式食刻に対する耐性が強い構造に変換する工程を追加することも可能である。この熱処理工程は前記酸化物質を覆って前記酸化膜を形成した直後、前記２次フィルド酸化膜を形成する前に実施することもできる。
次に、図４の（Ａ）および図４の（Ｂ）に示すように、活性領域（素子形成領域）の窒化膜９とパッド酸化膜８とを順次に除去する。この際、窒化膜除去後にフィルド酸化膜の上部縁の兎耳状に突出した部分はゲートポリシリコン蒸着前に数回の湿式食刻工程を経る間に鈍くなり、図４の（Ａ）と図４の（Ｂ）に示すようになだらかな輪郭（profile)となる。
【００１３】
（第２実施例）
図２〜図７は本発明による素子分離方法のまた他の実施例の製造工程を示す断面図である。
ここで、図２の（Ａ）、図５の（Ａ）、図６の（Ａ）および図７の（Ａ）は幅が狭い素子分離領域の製造工程を示し、図２の（Ｂ）、図５の（Ｂ）、図６の（Ｂ）および図７の（Ｂ）は幅が広い素子分離の領域の製造工程を示す。
【００１４】
まず、図２の（Ａ）および図２の（Ｂ）に示すように半導体基板７上にパッド酸化膜８を熱的成長させ、窒化膜９を１０００〜２０００Å程度の厚さで蒸着した後、ホトリソグラフィ(Photolithography)工程によって素子分離領域になる部位の窒化膜９を除去することにより、活性領域を電気的に隔離する素子分離領域１０、１１を限定する。次いで、活性領域（素子形成領域）間にパンチスルーの危険が大きい場合には、窒化膜を部分的に除去して露出した素子分離領域１０、１１に形成されたパッド酸化膜８と半導体基板７を乾式法あるいは湿式法によって順次に食刻してリセス（recess) 構造を形成する工程を追加することもできる。前記工程はリセスの深さが浅くて活性領域（素子形成領域）間にパンチスルーの危険が大きい場合に実施することができる。
【００１５】
次に、窒化膜９を酸化マスク（Oxidation Mask) として使用し、前記素子分離領域の熱酸化によって１０００〜２０００Å程度の厚さで１次フィルド酸化膜１２、１３を成長させる。
次に、図５の（Ａ）および図５の（Ｂ）に示すように、素子分離領域１０、１１に１次フィルド酸化膜１２、１３を形成した後、その結果物の前面に可酸化物質（例えばポリシリコン）を覆って可酸化膜（図示せず）を形成する。次いで、乾式食刻法による異方性食刻または CMPなどの方法で前記可酸化膜が前記素子分離領域にのみセルフアラインされて残るように前記可酸化膜を除去する。この際、図５の（Ａ）に示すように素子分離領域の幅が狭い所ではコンタクトエッチが足りないように素子分離領域全体にわたって可酸化膜１６が残存し、図５Ｂに示すように素子分離領域の幅が広い所では可酸化膜１７がスペーサ形態に残る。前記可酸化膜の除去方法として乾式食刻法による異方性食刻の代わりに CMPを用いると、幅が広い素子分離領域では残存する可酸化物質の量は前記の場合と同程度だが、幅の狭い素子分離領域でははるかに多い量の可酸化物質が残存するようになり本発明の効果をさらに高めることができる。
【００１６】
次いで、図６の（Ａ）および図６の（Ｂ）に示すように、前記残存した可酸化膜１６、１７を２次フィルド酸化させることにより２次フィルド酸化膜１８、１９を形成する。これにより、幅が狭い素子分離領域の１次フィルド酸化膜および２次フィルド酸化膜の総厚さが幅が広い素子分離領域の１次フィルド酸化膜の厚さと等しいか、むしろ厚い素子分離構造を得ることができる。
【００１７】
次に、図７の（Ａ）および図７の（Ｂ）に示すように、前記活性領域の窒化膜９とパッド酸化膜８とを順次に除去する。この際、窒化膜除去後にフィルド酸化膜の上部縁の兎耳状に突出した部分はゲートポリシリコン蒸着前に数回の湿式食刻工程を経る間に鈍くなり、図７の（Ａ）と図７の（Ｂ）に示すようになだらかな輪郭（profile)となる。
【００１８】
以上の実施例をもって本発明を詳細に説明したが、この技術分野で通常の知識を持った者なら、本発明の技術的思想の範囲を逸脱しない範囲内で本発明の細部事項の多様な変形が可能なことが判る。
【００１９】
【発明の効果】
本発明によれば、フィルド酸化膜シニング効果によるパンチスルー、ストリンガ、容量増加による半導体装置の速度低下およびスレショルド電圧調節の困難等を防止することができるという利点がある。
【図面の簡単な説明】
【図１】従来の LOCOS素子分離方法で現れるフィルド酸化膜シニング効果を説明するための断面図である。
【図２】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図３】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図４】本発明の第１実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図５】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図６】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【図７】本発明の第２実施例による半導体装置の素子分離方法を示す製造工程図であり、（Ａ）は素子分離領域の幅が狭い場合を示し、（Ｂ）は素子分離領域の幅が広い場合を示す。
【符号の説明】
７ 半導体基板
８ パッド酸化膜
９ 窒化膜
１０ 素子分離領域
１１ 素子分離領域
１２ １次フィルド酸化膜
１３ １次フィルド酸化膜
１４ ２次フィルド酸化膜
１５ ２次フィルド酸化膜
１６ 可酸化膜
１７ 可酸化膜
１８ ２次フィルド酸化膜
１９ ２次フィルド酸化膜
Claims (18)
- 半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、
前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、
前記素子分離領域の熱酸化（Thermal Oxidation ）によって１次フィルド酸化膜を形成する段階と、
前記食刻された窒化膜および前記１次フィルド酸化膜上の全面を酸化物質で覆うことによって酸化膜を形成する段階と、
前記酸化膜が前記素子分離領域にのみセルフアラインされて残るように前記酸化膜を除去し、前記１次フィルド酸化膜上に２次フィルド酸化膜を形成する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記２次フィルド酸化膜を形成し、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記２次フィルド酸化膜を形成する段階と、
前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを除去する段階と、
を含み、
前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする集積回路の素子分離方法。 - 前記素子分離領域を限定する段階直後に、前記素子分離領域の前記パッド酸化膜と半導体基板とを順次に食刻してリセス構造を形成する工程をさらに含むことを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記酸化膜の形成段階直後に、前記酸化膜を熱処理する工程をさらに含むことを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記酸化膜の形成段階直後に、前記酸化膜を熱処理する工程をさらに含むことを特徴とする請求項２記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階直後に、前記２次フィルド酸化膜を熱処理する工程をさらに含むことを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階直後に、前記２次フィルド酸化膜を熱処理する工程をさらに含むことを特徴とする請求項２記載の集積回路の素子分離方法。
- 前記酸化膜を形成するための前記酸化物質は HTO、LTO およびSOG よりなる群から選択されるいずれか一つを使用することを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記酸化膜を形成するための前記酸化物質は HTO、LTO およびSOG よりなる群から選択されるいずれか一つを使用することを特徴とする請求項２記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階において、前記酸化膜の除去は乾式食刻法による異方性食刻によって遂行されることを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階において、前記酸化膜の除去は乾式食刻法による異方性食刻によって遂行されることを特徴とする請求項２記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階において、前記酸化膜の除去はCMP(Chemical Mechanical Polishing)によって遂行されることを特徴とする請求項１記載の集積回路の素子分離方法。
- 前記２次フィルド酸化膜の形成段階において、前記酸化膜の除去はCMP(Chemical Mechanical Polishing)によって遂行されることを特徴とする請求項２記載の集積回路の素子分離方法。
- 半導体基板上にパッド酸化膜と窒化膜とを順次に形成する段階と、
前記窒化膜を部分食刻して活性領域を電気的に隔離する素子分離領域を限定する段階であって、前記素子分離領域を、狭幅の素子分離領域と広幅の素子分離領域とに分けて限定する段階と、
前記素子分離領域の熱酸化によって１次フィルド酸化膜を形成する段階と、
前記食刻された窒化膜および１次フィルド酸化膜の全面をポリシリコンで覆うことによってポリシリコン膜を形成する段階と、
前記素子分離領域にのみ前記ポリシリコン膜がセルフアラインされて残るように前記ポリシリコン膜を除去する段階であって、前記狭幅の素子分離領域に形成された１次フィルド酸化膜上では全面にわたって前記ポリシリコンを残存させ、前記広幅の素子分離領域に形成された１次フィルド酸化膜上ではスペーサの形で前記ポリシリコンを残存させる段階と、
前記１次フィルド酸化膜上に残った前記ポリシリコン膜を酸化させて２次フィルド酸化膜を形成する段階と、
前記２次フィルド酸化膜を形成する段階後に前記活性領域の前記窒化膜と前記パッド酸化膜とを順次に除去する段階と、
を含み、
前記狭幅の素子分離領域での前記１次及び２次フィルド酸化膜の総厚さが、前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さと同じ又は前記広幅の素子分離領域での前記１次フィルド酸化膜の厚さよりも厚いことを特徴とする集積回路の素子分離方法。 - 前記素子分離領域を限定する段階直後に、前記素子分離領域の前記パッド酸化膜と半導体基板とを順次に食刻してリセス構造を形成する工程をさらに含むことを特徴とする請求項１３記載の集積回路の素子分離方法。
- 前記ポリシリコン膜の除去段階は乾式食刻法による異方性食刻によって遂行されることを特徴とする請求項１３記載の集積回路の素子分離方法。
- ポリシリコン膜の除去段階は乾式食刻法による異方性食刻によって遂行されることを特徴とする請求項１４記載の集積回路の素子分離方法。
- 前記ポリシリコン膜の除去段階はCMP によって遂行されることを特徴とする請求項１３記載の集積回路の素子分離方法。
- 前記ポリシリコン膜の除去段階はCMP によって遂行されることを特徴とする請求項１４記載の集積回路の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993P6925 | 1993-04-24 | ||
| KR1019930006925A KR960005556B1 (ko) | 1993-04-24 | 1993-04-24 | 반도체장치의 소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326090A JPH06326090A (ja) | 1994-11-25 |
| JP3701326B2 true JP3701326B2 (ja) | 2005-09-28 |
Family
ID=19354404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08056694A Expired - Fee Related JP3701326B2 (ja) | 1993-04-24 | 1994-04-19 | 集積回路の素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5567645A (ja) |
| JP (1) | JP3701326B2 (ja) |
| KR (1) | KR960005556B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
| US5679600A (en) * | 1995-10-11 | 1997-10-21 | Micron Technology, Inc. | Double locos for submicron isolation |
| US5747376A (en) * | 1995-12-27 | 1998-05-05 | Lg Semicon Co., Ltd. | Method for fabricating isolation layer of semiconductor device |
| KR100190010B1 (ko) * | 1995-12-30 | 1999-06-01 | 윤종용 | 반도체 소자의 소자분리막 형성방법 |
| US5756390A (en) * | 1996-02-27 | 1998-05-26 | Micron Technology, Inc. | Modified LOCOS process for sub-half-micron technology |
| US5728622A (en) * | 1996-03-18 | 1998-03-17 | Winbond Electronics Corporation | Process for forming field oxide layers in semiconductor devices |
| US5930647A (en) * | 1997-02-27 | 1999-07-27 | Micron Technology, Inc. | Methods of forming field oxide and active area regions on a semiconductive substrate |
| JPH10284478A (ja) * | 1997-04-07 | 1998-10-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の製造方法 |
| US5851901A (en) * | 1997-04-11 | 1998-12-22 | Advanced Micro Devices | Method of manufacturing an isolation region of a semiconductor device with advanced planarization |
| TW415018B (en) * | 1997-10-18 | 2000-12-11 | United Microelectronics Corp | Manufacture of LOCOS |
| US6063690A (en) * | 1997-12-29 | 2000-05-16 | Utmc Microelectronics Systems Inc. | Method for making recessed field oxide for radiation hardened microelectronics |
| US6674134B2 (en) | 1998-10-15 | 2004-01-06 | International Business Machines Corporation | Structure and method for dual gate oxidation for CMOS technology |
| JP4637397B2 (ja) * | 2001-04-16 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7037814B1 (en) * | 2003-10-10 | 2006-05-02 | National Semiconductor Corporation | Single mask control of doping levels |
| US9368636B2 (en) | 2013-04-01 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers |
| CN110223916B (zh) * | 2019-05-06 | 2022-03-08 | 瑞声科技(新加坡)有限公司 | 一种硅晶片的加工方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7204741A (ja) * | 1972-04-08 | 1973-10-10 | ||
| US3911562A (en) * | 1974-01-14 | 1975-10-14 | Signetics Corp | Method of chemical polishing of planar silicon structures having filled grooves therein |
| JPS60128635A (ja) * | 1983-12-15 | 1985-07-09 | Toshiba Corp | 素子分離領域の形成方法 |
| JPH0691155B2 (ja) * | 1984-06-21 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62282446A (ja) * | 1986-05-31 | 1987-12-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03266435A (ja) * | 1990-03-16 | 1991-11-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH04162528A (ja) * | 1990-10-24 | 1992-06-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2849199B2 (ja) * | 1990-11-09 | 1999-01-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-04-24 KR KR1019930006925A patent/KR960005556B1/ko not_active IP Right Cessation
-
1994
- 1994-04-19 JP JP08056694A patent/JP3701326B2/ja not_active Expired - Fee Related
- 1994-04-22 US US08/231,705 patent/US5567645A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326090A (ja) | 1994-11-25 |
| US5567645A (en) | 1996-10-22 |
| KR960005556B1 (ko) | 1996-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4931211B2 (ja) | ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス | |
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| JP3701326B2 (ja) | 集積回路の素子分離方法 | |
| US5795801A (en) | MethodS of fabricating profiled device wells for improved device isolation | |
| US8017492B2 (en) | Method for fabricating semiconductor device and semiconductor device with separation along peeling layer | |
| US5300797A (en) | Coplanar twin-well integrated circuit structure | |
| US20030054597A1 (en) | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US20020187616A1 (en) | Method of eliminating leakage current in shallow trench isolation | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| KR0172760B1 (ko) | 반도체 소자의 소자 분리 절연막 제조 방법 | |
| KR0179790B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR0148297B1 (ko) | 반도체 소자간의 격리방법 | |
| JP2000150870A (ja) | 半導体装置およびその製造方法 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |