CN110223916B - 一种硅晶片的加工方法 - Google Patents

一种硅晶片的加工方法 Download PDF

Info

Publication number
CN110223916B
CN110223916B CN201910370674.3A CN201910370674A CN110223916B CN 110223916 B CN110223916 B CN 110223916B CN 201910370674 A CN201910370674 A CN 201910370674A CN 110223916 B CN110223916 B CN 110223916B
Authority
CN
China
Prior art keywords
layer
hard mask
silicon substrate
oxide layer
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910370674.3A
Other languages
English (en)
Other versions
CN110223916A (zh
Inventor
吕丽英
吴伟昌
黎家健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AAC Technologies Pte Ltd
Original Assignee
AAC Technologies Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AAC Technologies Pte Ltd filed Critical AAC Technologies Pte Ltd
Priority to CN201910370674.3A priority Critical patent/CN110223916B/zh
Priority to US16/562,460 priority patent/US10818511B1/en
Publication of CN110223916A publication Critical patent/CN110223916A/zh
Application granted granted Critical
Publication of CN110223916B publication Critical patent/CN110223916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492—Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]

Abstract

本发明提供了一种硅晶片的加工方法，包括如下步骤：制备由硅衬底和硬掩膜层叠形成的硅晶片基材；在所述硬掩膜上形成开口；对暴露于所述开口的所述硅衬底进行氧化反应，消耗所述硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层；将所述氧化层之凸出于所述硬掩膜外的部分去除，使得所述硬掩膜和氧化层形成的表面为第一水平面，在所述第一水平面上沉积结构层，去除所述氧化层以在所述硅衬底上形成腔体。本发明使得氧化层与硬掩膜形成的平面平坦，即使是大型结构也没有凹陷缺陷，简化了腔体形成的平面化方法，且可基于特定硅衬底上的氧化速率精确控制腔体的形状和深度。

Description

一种硅晶片的加工方法
【技术领域】
本发明涉及硅晶片加工领域，特别涉及一种硅晶片的加工方法。
【背景技术】
化学机械平面化（CMP）是一种抛光工艺，其是利用化学浆料配方和机械抛光工艺去除硅晶片上不需要的导电或介电材料，实现近乎完美的平坦和光滑表面（所谓的平面化处理）。现有技术中硅晶片的抛光方法为：1、通过光刻和蚀刻在硬掩膜上开口；2、通过湿法或干法对暴露于开口的硅衬底进行蚀刻成凹腔；3、沉积氧化层以填充凹腔；4、通过化学机械平面化处理沉积氧化层，由于沉积氧化层填充腔体过程中会形成凹陷，所以，通过化学机械平面化处理沉积氧化层后，沉积氧化层上也会出现凹陷缺陷，凹陷缺陷是使用CMP进行平面化的一大挑战，特别是对于MEMS器件中的大开口腔结构。
因此，有必要提供一种进行平面化而不产生凹陷的平面抛光方法。
【发明内容】
本发明的目的在于提供一种进行平面化而不产生凹陷的硅晶片的加工方法。
本发明的技术方案如下：
一种硅晶片的加工方法，包括如下步骤：
制备由硅衬底和硬掩膜层叠形成的硅晶片基材；
通过光刻或蚀刻在所述硬掩膜上形成开口；
对暴露于所述开口的所述硅衬底进行氧化反应，消耗所述硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层；
通过化学机械平面化将所述氧化层之凸出于所述硬掩膜外的部分去除，使得所述硬掩膜和氧化层形成的表面为第一水平面，在所述第一水平面上沉积结构层，在所述结构层上形成开孔，通过所述开孔去除所述氧化层以在所述硅衬底上形成腔体。
进一步地，所述硬掩膜为沉积于所述硅衬底上的Si3N4层。
进一步地，所述硬掩膜为沉积于所述硅衬底上的SiO2层和沉积于所述SiO2层上的第一Si3N4层。
进一步地，所述第一Si3N4层的厚度大于所述SiO2层的厚度。
进一步地，所述硬掩膜为沉积于所述硅衬底上的第一Si3N4层、沉积于所述第一Si3N4层上的SiO2层和沉积于所述SiO2层上的第二Si3N4层。
进一步地，所述第二Si3N4层的厚度大于所述SiO2层和所述第一Si3N4层的厚度。
进一步地，所述氧化反应在温度为700℃至1300℃的条件下进行。
进一步地，所述开口延伸到所述硅衬底。
或者，一种硅晶片的加工方法，包括如下步骤：
一种硅晶片的加工方法，包括如下步骤：
制备由硅衬底和硬掩膜层叠形成的硅晶片基材；
通过光刻或蚀刻在所述硬掩膜上形成开口；
对暴露于所述开口的所述硅衬底进行氧化反应，消耗所述硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层；
通过化学机械平面化将所述氧化层之凸出于所述硬掩膜外的部分去除，使得所述硬掩膜和氧化层形成的表面为第一水平面，蚀刻去除所述硬掩膜使得硅衬底暴露，再次通过化学机械平面化对所述氧化层进行抛光处理使得氧化层的表面与硅衬底的表面齐平形成第二水平面，在所述第二水平面上沉积结构层，在所述结构层上形成开孔，通过所述开孔去除所述氧化层以在所述硅衬底上形成腔体。
进一步地，所述硬掩膜为沉积于所述硅衬底上的Si3N4层。
进一步地，所述硬掩膜为沉积于所述硅衬底上的SiO2层和沉积于所述SiO2层上的第一Si3N4层。
进一步地，所述第一Si3N4层的厚度大于所述SiO2层的厚度。
进一步地，所述硬掩膜为沉积于所述硅衬底上的第一Si3N4层、沉积于所述第一Si3N4层上的SiO2层和沉积于所述SiO2层上的第二Si3N4层。
进一步地，所述第二Si3N4层的厚度大于所述SiO2层和所述第一Si3N4层的厚度。
进一步地，所述氧化反应在温度为700℃至1300℃的条件下进行。
进一步地，所述开口延伸到所述硅衬底。
本发明的有益效果在于：本发明对暴露于开口的硅衬底进行氧化反应，消耗硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层，再通过化学机械平面化将氧化层凸出于硬掩膜的部分去除，由于凸露于所述硬掩膜外的氧化层无凹陷，通过化学机械平面化后氧化层与硬掩膜形成的平面平坦，即使是大型结构也没有凹陷缺陷，无需先在硅衬底上蚀刻凹腔，后期可直接将氧化层加工形成凹设于所述硅衬底上的腔体，简化了腔体形成的平面化方法，又由于氧化反应的速率可控，可通过控制硅衬底上的氧化速率精确控制腔体的形状和深度。
【附图说明】
图1为本发明实施例提供的硅晶片的平面抛光方法中硅晶片基材的结构示意图；
图2为本发明实施例提供的硅晶片的平面抛光方法中发生氧化反应后硅晶片的结构示意图；
图3为本发明实施例提供的硅晶片的平面抛光方法中硅晶片进行化学机械平面化之后的结构示意图；
图4a为本发明实施例提供的硅晶片的加工方法加工氧化层形成腔体后的结构示意图；
图4b为本发明实施例提供的硅晶片的加工方法加工氧化层形成腔体后的另一种结构示意图；
图5为本发明实施例提供的硅晶片的平面抛光方法中一实施例硅晶片发生氧化反应的结构变化示意图；
图6为本发明实施例提供的硅晶片的平面抛光方法中另一实施例硅晶片发生氧化反应的结构变化示意图；
图7为本发明实施例提供的硅晶片的平面抛光方法中又一实施例硅晶片发生氧化反应的结构变化示意图。
附图说明：
100、硅晶片；10、硅晶片基材；1、硅衬底；101、腔体；2、硬掩膜；20、开口；21、SiO2层； 221、第一Si3N4层；222、第二Si3N4层；3、氧化层；4、结构层；40、开孔。
【具体实施方式】
下面结合附图和实施方式对本发明作进一步说明。
实施例一：
请参照图1-图3，本实施例提供一种硅晶片的平面抛光方法，包括如下步骤：
在硅衬底1上沉积硬掩膜2形成硅晶片基材10；
通过光刻或蚀刻在所述硬掩膜2上开口；
对暴露于所述开口20的所述硅衬底1进行氧化反应，消耗所述硅衬底1氧化生成底部嵌于所述硅衬底1内、顶部凸露于所述硬掩膜2外的氧化层3；
通过化学机械平面化对所述氧化层3进行抛光处理。
优选地，通过化学机械平面化将所述氧化层3之凸出于所述硬掩膜2外的部分去除使得所述硬掩膜2和氧化层3形成的表面为第一水平面。
优选地，硬掩膜2为沉积于硅衬底1上的第一Si3N4层221。
优选地，氧化反应在温度为700℃至1300℃的条件下进行。
优选地，开口20延伸到硅衬底1。
本实施例还提供的一种硅晶片的加工方法，包括如下步骤：
制备由硅衬底1和硬掩膜1层叠形成的硅晶片基材10，具体地，在所述硅衬底1上加工形成第一Si3N4层221；
采用如上所述的硅晶片的平面抛光方法对所述硅晶片基材10进行抛光处理使得硬掩膜2和氧化层3形成的表面为第一水平面。如图4a所示，在硬掩膜2和氧化层3形成的第一水平面上沉积结构层4，在所述结构层上形成开孔40，通过所述开孔40去除所述氧化层3以在所述硅衬底1上形成腔体101。可以理解地，结构层4可以为振膜。
当然，也可以实现如图4b所示的实施方式，硬掩膜2和氧化层3形成第一水平面后，蚀刻去除所述硬掩膜2使得硅衬底1暴露，再次通过化学机械平面化对所述氧化层3进行抛光处理使得氧化层3的表面与硅衬底1的表面齐平形成新的第二水平面，在所述第二水平面上沉积结构层4，在所述结构层4上形成开孔40，通过所述开孔40去除所述氧化层3以在所述硅衬底1上形成腔体101。
本实施例中，由于凸露于所述硬掩膜2外的氧化层3呈椭圆状，无凹陷，在通过化学机械平面化将凸出于硬掩膜2的所述氧化层3去除后，氧化层3与硬掩膜2形成的平面也没有凹陷，又由于直接在硅衬底1上进行氧化反应，无需先在硅衬底1上蚀刻腔，简化了腔体101形成的平面化方法，又由于氧化反应的速率可控，因此且可基于特定硅衬底1上的氧化速率精确控制腔的形状和深度。
实施例二：
请参照图1-图3、图5，实施例二与实施例一不同在于硬掩膜2的制备不同，实施例二中，硬掩膜2为沉积于硅衬底1上的SiO2层21和沉积于所述SiO2层上的第二Si3N4层222。且优选所述第二Si3N4层222的厚度大于所述SiO2层21的厚度。氧化反应后，硅晶片100结构变化参照图5，可见，生成的氧化层3的外形轮廓与实施例一不同。
实施例三：
实施例三与实施例一和实施例二不同在于开口20的制备不同，请参照图1-3和6，在实施例三中，在所述硬掩膜2上或所述硬掩膜2与所述硅衬底1上开口，氧化反应后，硅晶片100的结构变化参照图5。可见，相对于实施例一生成的氧化层30的外形轮廓不同。
实施例四：
请参照图1-3和7，实施例四与实施例一、实施例二和实施例三的不同在于硬掩膜2的制备不同，在实施例三中，所述硬掩膜为沉积于所述硅衬底上的第一Si3N4层221、沉积于所述第一Si3N4层221上的SiO2层22和沉积于所述SiO2层22上的第二Si3N4层222。所述第一Si3N4层221、SiO2层21和第二Si3N4层222层叠形成所述硬掩膜2，氧化反应后，硅晶片100的结构变化如图5。可见，反应生成的硅晶片100中，生成的氧化层3的外形轮廓与实施例一不同。
优选地，所述第二Si3N4层222的厚度大于所述SiO2层21和所述第一Si3N4层221的厚度。
优选地，所述SiO2层21的厚度大于所述第一Si3N4层221的厚度。
硬掩膜2的组成不同，发生氧化反应后生成的氧化层3的形状不同，SiO2层21与氧化层3合为一体。
综上，本发明使用氧化方法改变传统的硅衬底的腔体成型方法，由于凸露于所述硬掩膜2外的氧化层3呈椭圆状，无凹陷，在通过化学机械平面化将凸出于硬掩膜2的所述氧化层3去除后，氧化层3与硬掩膜2形成的平面也没有凹陷，又由于直接在硅衬底1上进行氧化反应，无需先在硅衬底1上蚀刻腔，简化了腔体101形成的平面化方法，又由于氧化反应的速率可控，因此可基于硅衬底1上的氧化速率精确控制腔体101的形状和深度。腔的形状和深度可由氧化工艺和硅衬底的类型（例如不同的Si晶体取向，不同的掺杂剂类型或不同的掺杂剂浓度）控制。添加掺杂剂的衍生物（例如通过注入），会影响氧化速率，此外，硬掩膜2（单层、双层或多层Si3N4层）的设计可以进一步用作对氧化分布的转弯的控制。氧化轮廓的转弯限定了需要的腔体101轮廓，进一步帮助消除凹陷。简而言之，这是一种比使用湿法或干法蚀刻腔体更稳定和一致的过程，并且在形状或深度上和需要的时间上更优化。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (9)

1.一种硅晶片的加工方法，其特征在于：包括如下步骤：
制备由硅衬底和硬掩膜层叠形成的硅晶片基材；
通过光刻或蚀刻在所述硬掩膜上形成开口；
对暴露于所述开口的所述硅衬底进行氧化反应，消耗所述硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层；
通过化学机械平面化将所述氧化层之凸出于所述硬掩膜外的部分去除，使得所述硬掩膜和氧化层形成的表面为第一水平面，在所述第一水平面上沉积结构层，在所述结构层上形成开孔，通过所述开孔去除所述氧化层以在所述硅衬底上形成腔体。
2.一种硅晶片的加工方法，其特征在于：包括如下步骤：
制备由硅衬底和硬掩膜层叠形成的硅晶片基材；
通过光刻或蚀刻在所述硬掩膜上形成开口；
对暴露于所述开口的所述硅衬底进行氧化反应，消耗所述硅衬底氧化生成底部嵌于所述硅衬底内、顶部凸露于所述硬掩膜外的氧化层；
通过化学机械平面化将所述氧化层之凸出于所述硬掩膜外的部分去除，使得所述硬掩膜和氧化层形成的表面为第一水平面，蚀刻去除所述硬掩膜使得硅衬底暴露，再次通过化学机械平面化对所述氧化层进行抛光处理使得氧化层的表面与硅衬底的表面齐平形成第二水平面，在所述第二水平面上沉积结构层，在所述结构层上形成开孔，通过所述开孔去除所述氧化层以在所述硅衬底上形成腔体。
3.如权利要求1或2所述的硅晶片的加工方法，其特征在于：所述硬掩膜为沉积于所述硅衬底上的第一Si3N4层。
4.如权利要求1或2所述的硅晶片的加工方法，其特征在于：所述硬掩膜为沉积于所述硅衬底上的SiO2层和沉积于所述SiO2层上的第二Si3N4层。
5.如权利要求4所述的硅晶片的加工方法，其特征在于：所述第二Si3N4层的厚度大于所述SiO2层的厚度。
6.如权利要求1或2所述的硅晶片的加工方法，其特征在于：所述硬掩膜为沉积于所述硅衬底上的第一Si3N4层、沉积于所述第一Si3N4层上的SiO2层和沉积于所述SiO2层上的第二Si3N4层。
7.如权利要求6所述的硅晶片的加工方法，其特征在于：所述第二Si3N4层的厚度大于所述SiO2层和所述第一Si3N4层的厚度。
8.根据权利要求1或2所述的硅晶片的加工方法，其特征在于：所述氧化反应在温度为700℃至1300℃的条件下进行。
9.根据权利要求1或2所述的硅晶片的加工方法，其特征在于：所述开口延伸到所述硅衬底。
CN201910370674.3A 2019-05-06 2019-05-06 一种硅晶片的加工方法 Active CN110223916B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910370674.3A CN110223916B (zh) 2019-05-06 2019-05-06 一种硅晶片的加工方法
US16/562,460 US10818511B1 (en) 2019-05-06 2019-09-06 Plane polishing method of silicon wafer and processing method of silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910370674.3A CN110223916B (zh) 2019-05-06 2019-05-06 一种硅晶片的加工方法

Publications (2)

Publication Number Publication Date
CN110223916A CN110223916A (zh) 2019-09-10
CN110223916B true CN110223916B (zh) 2022-03-08

Family

ID=67820475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910370674.3A Active CN110223916B (zh) 2019-05-06 2019-05-06 一种硅晶片的加工方法

Country Status (2)

Country Link
US (1) US10818511B1 (zh)
CN (1) CN110223916B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11305988B2 (en) * 2020-09-01 2022-04-19 Aac Acoustic Technologies (Shenzhen) Co., Ltd. Method for preparing silicon wafer with rough surface and silicon wafer
CN112635337A (zh) * 2020-12-16 2021-04-09 上海华力集成电路制造有限公司 降低超薄堆栈式技术产品键合气泡的方法
CN115110036A (zh) * 2022-06-09 2022-09-27 南通新江海动力电子有限公司 蒸发舟及导液结构加工模具和加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567645A (en) * 1993-04-24 1996-10-22 Samsung Electronics Co., Ltd. Device isolation method in integrated circuits
CN1134038A (zh) * 1995-02-24 1996-10-23 现代电子产业株式会社 形成半导体器件隔离的方法
CN1162192A (zh) * 1996-01-11 1997-10-15 现代电子产业株式会社 半导体器件中的隔离方法
CN106365106A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491621B2 (en) * 2006-01-30 2009-02-17 Macronix International Co., Ltd. Method of forming isolation structures in a semiconductor manufacturing process
US7638398B2 (en) * 2006-03-31 2009-12-29 Hynix Semiconductor Inc. Semiconductor device with increased channel area and fabrication method thereof
CN101673703A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
CN103137543B (zh) * 2013-02-27 2015-12-23 上海华力微电子有限公司 实现浅沟槽隔离的工艺方法
US9216897B2 (en) * 2013-06-05 2015-12-22 Invensense, Inc. Capacitive sensing structure with embedded acoustic channels

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567645A (en) * 1993-04-24 1996-10-22 Samsung Electronics Co., Ltd. Device isolation method in integrated circuits
CN1134038A (zh) * 1995-02-24 1996-10-23 现代电子产业株式会社 形成半导体器件隔离的方法
CN1162192A (zh) * 1996-01-11 1997-10-15 现代电子产业株式会社 半导体器件中的隔离方法
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN106365106A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件及其制造方法

Also Published As

Publication number Publication date
US10818511B1 (en) 2020-10-27
CN110223916A (zh) 2019-09-10
US20200357656A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
CN110223916B (zh) 一种硅晶片的加工方法
TWI406359B (zh) 用於半導體元件中形成隔離層的方法
TW200408073A (en) Method of manufacturing a flash memory cell
KR102259162B1 (ko) Soi 웨이퍼의 제조방법
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
US7754579B2 (en) Method of forming a semiconductor device
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
US6960496B2 (en) Method of damascene process flow
TW200919629A (en) Method of forming semiconductor isolation structure
KR20090000879A (ko) 반도체 소자의 소자분리막 형성방법
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
CN116705619A (zh) 一种半导体器件及其制造方法
KR100842901B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2023098661A (ja) 半導体構造及びその製造方法
CN113517217A (zh) Harp膜的形成方法
KR100333393B1 (ko) 에스오아이 웨이퍼 제조방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
TW451398B (en) Manufacturing method of trench isolator with a side extended structure
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR20040008727A (ko) 반도체 소자의 소자분리막 형성방법
KR20040000678A (ko) 반도체 소자의 소자분리막 형성방법
KR20040069804A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant