JP2023098661A - 半導体構造及びその製造方法 - Google Patents

半導体構造及びその製造方法 Download PDF

Info

Publication number
JP2023098661A
JP2023098661A JP2022202345A JP2022202345A JP2023098661A JP 2023098661 A JP2023098661 A JP 2023098661A JP 2022202345 A JP2022202345 A JP 2022202345A JP 2022202345 A JP2022202345 A JP 2022202345A JP 2023098661 A JP2023098661 A JP 2023098661A
Authority
JP
Japan
Prior art keywords
device region
top surface
substrate
oxide layer
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022202345A
Other languages
English (en)
Inventor
家麟 王
Chia-Ling Wang
品宏 江
Ping-Hung Chiang
偉倫 ▲黄▼
Wei-Lun Huang
佳紋 呂
Chia-Wen Lu
達偉 邱
Ta-Wei Chiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JP2023098661A publication Critical patent/JP2023098661A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】改良した半導体構造及びその製造方法を提供すること。【解決手段】 半導体構造は、第１のデバイス領域、及び第１のデバイス領域に近接する第２のデバイス領域を有する基板を含む。第１のデバイス領域と第２のデバイス領域との間の基板内にトレンチ分離構造が配置される。トレンチ分離構造は、第１のデバイス領域内の第１の底面と、第２のデバイス領域内の第２の底面とを含む。第１の底面は、第２の底面と同一平面上にある。【選択図】図１

Description

本発明は、半導体技術の分野に関し、特に、半導体構造及びその製造方法に関する。
半導体集積回路技術の発展は日進月歩であり、新世代の製品の回路設計は前世代のものよりも小さく複雑になっている。一部の製品では、集積回路内に異なる閾値電圧及び／又は動作電圧を有する半導体デバイスが必要であり、半導体デバイスの構造は、異なる閾値電圧及び／又は動作電圧を実現するために互いに異なる場合がある。例えば、相対的に厚いゲート酸化物層を使用して、相対的に高い電圧領域において半導体デバイスの動作電圧を高めることができ、相対的に高い電圧領域の部分と相対的に低い電圧領域の部分との間の高さの差をそれ（電圧）に応じて生成することができる。高低差は、関連する製造プロセスにおいて問題を引き起こす可能性があり、製造歩留まりに悪影響を及ぼす可能性がある。
米国特許第６,５６６，２０７号 米国特許第９，９７２，６７８号
本発明の１つの目的は、従来技術の上述の短所又は欠点を解決するような、改良した半導体構造及びその製造方法を提供することである。
本発明の一態様は、第１のデバイス領域、及び第１のデバイス領域に近接する第２のデバイス領域を含む基板と、第１のデバイス領域と第２のデバイス領域との間の基板内のトレンチ分離構造とを含む半導体構造を提供する。トレンチ分離構造は、第１のデバイス領域内の第１の底面と、第２のデバイス領域内の第２の底面とを含む。第１の底面は、第２の底面と同一平面上にある。
いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の上面と、第２のデバイス領域内の第２の上面とを含み、第１の上面は第２の上面と同一平面上にある。
いくつかの実施形態によれば、第１のデバイス領域は中電圧デバイス領域であり、第２のデバイス領域は低電圧デバイス領域である。
いくつかの実施形態によれば、第１のデバイス領域内の基板の上面が、第２のデバイス領域内の基板の上面よりも低い。
いくつかの実施形態によれば、半導体構造は、第１のデバイス領域内の基板の上面上の第１のゲート酸化物層と、第２のデバイス領域内の基板の上面上の第２のゲート酸化物層とをさらに含み、第１のゲート酸化物層は、第２のゲート酸化物層よりも厚い。
いくつかの実施形態によれば、半導体構造は、第１のデバイス領域内の第１のゲート酸化物層上に配置される第１のゲートと、第２のデバイス領域内の第２のゲート酸化物層上に配置される第２のゲートとをさらに含む。
いくつかの実施形態によれば、第１のゲート及び第２のゲートは金属ゲートである。
本発明の別の態様は、半導体構造を製造する製造方法を提供する。第１のデバイス領域と、第１のデバイス領域に近接する第２のデバイス領域とを含む基板が提供される。第１のデバイス領域と第２のデバイス領域との間の基板内にトレンチ分離構造が形成される。マスク層が、第１のデバイス領域、第２のデバイス領域、及びトレンチ分離構造を覆うように、基板上にコンフォーマルに堆積される。第１のレジストパターンをマスク層上に形成する。第１のレジストパターンは、トレンチ分離構造及び第２のデバイス領域を覆う。次に、第１のレジストパターンによって覆われていないマスク層及びパッド酸化物層が第１のデバイス領域から除去され、それにより第１のデバイス領域の基板の上面が露出される。その後、第１のレジストパターンが除去される。第１のデバイス領域内の基板の上面が酸化されて、犠牲酸化物層が形成される。次に、犠牲酸化物層を除去して、第１のデバイス領域の基板の上面を露出させる。マスク層を除去して、トレンチ分離構造の上面を露出させる。
いくつかの実施形態によれば、マスク層は窒化ケイ素層である。
いくつかの実施形態によれば、マスク層は、約２００～２２０オングストロームの厚さを有する。
いくつかの実施形態によれば、パッド酸化物層は、約１００～１１０オングストロームの厚さを有する。
いくつかの実施形態によれば、この製造方法は、マスク層を除去した後に、第１のデバイス領域内の基板の上面に第１のゲート酸化物層を成長させるステップをさらに含む。
いくつかの実施形態によれば、第１のゲート酸化物層は、約２００～２２０オングストロームの厚さを有する。
いくつかの実施形態によれば、犠牲酸化物層を形成することによって消費される、第１のデバイス領域内の基板の上面の厚さは、約１９０～２１０オングストロームである。
いくつかの実施形態によれば、第２のレジストパターンが基板上に形成される。第２のレジストパターンは、第１のデバイス領域内の第１のゲート酸化物層を覆うが、トレンチ分離構造及び第２のデバイス領域は覆わない。次に、トレンチ分離構造及び第２のデバイス領域がエッチングされ、それにより第２のデバイス領域内の基板の上面が露出される。その後、第２のレジストパターンが除去される。
いくつかの実施形態によれば、この製造方法は、第２のデバイス領域内の基板の上面上に第２のゲート酸化物層を成長させるステップをさらに含む。
いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の上面と、第２のデバイス領域内の第２の上面とを含み、第１の上面は第２の上面と同一平面上にある。
いくつかの実施形態によれば、第１のデバイス領域内の基板の上面は、第２のデバイス領域内の基板の上面よりも低い。
いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の底面と、第２のデバイス領域内の第２の底面とを含み、第１の底面は第２の底面と同一平面上にある。
いくつかの実施形態によれば、第１のデバイス領域は中電圧デバイス領域であり、第２のデバイス領域は低電圧デバイス領域である。
本発明のこれら及び他の目的は、様々な図及び図面に示される好ましい実施形態の以下の詳細な説明を読んだ後に、当業者には紛れもなく明らかになるであろう。
本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。 本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。
以下の本開示の詳細な説明では、本明細書の一部を形成し、本発明を実施できる特定の実施形態を例として示す添付の図面を参照する。これらの実施形態は、当業者が本発明を実施できるように十分に詳細に説明している。
本発明の範囲から逸脱することなく、他の実施形態を利用することができ、構造的、論理的、及び電気的な変更を行うことができる。従って、以下の詳細な説明は限定と見なすべきではなく、本明細書に含まれる実施形態は、添付の特許請求の範囲によって規定される。
図１～図１０を参照されたい。これらの図は、本発明の一実施形態による半導体構造の製造方法の概略断面図である。図１に示されるように、まず、基板１００、例えばシリコン基板等の半導体基板が提供される。本発明の一実施形態によれば、基板１００は、第１のデバイス領域ＲＭと、第１のデバイス領域ＲＭに近接する第２のデバイス領域ＲＬとを含む。本発明の一実施形態によれば、第１のデバイス領域ＲＭは中電圧デバイス領域であり、第２のデバイス領域ＲＬは低電圧デバイス領域である。第１のデバイス領域ＲＭと第２のデバイス領域ＲＬとの間の基板１００内にトレンチ分離構造２００、例えばシャロートレンチ分離（ＳＴＩ）構造が形成される。
本発明の一実施形態によれば、例えば、トレンチ分離構造２００を形成するために、パッド酸化物層１０２及びパッド窒化物層１０４が、最初に、基板１００の上面１００ａに堆積される。次に、パッド窒化物層１０４は、リソグラフィ・プロセス及びエッチングプロセスによってパターン化される。次に、エッチングプロセスを実行して、基板１００内にトレンチ２０１を形成する。次に、絶縁層がトレンチ２０１内に堆積され、化学機械研磨（ＣＭＰ）プロセスによって平坦化され、トレンチ分離構造２００が完成する。この時点で、トレンチ分離構造２００の上面２００ａ及びパッド窒化物層１０４の上面１０４ａは同一平面上にある。
続いて、図２に示されるように、パッド窒化物層１０４が選択的に除去され、パッド酸化物層１０２が露出される。この時点で、トレンチ分離構造２００の上部は、パッド酸化物層１０２から突出することができる。しきい値電圧（Ｖｔ）注入プロセスを実行して、第１のデバイス領域ＲＭ及び第２のデバイス領域ＲＬのドーパント濃度をそれぞれ調整することができる。
続いて、マスク層２１４が、第１のデバイス領域ＲＭ、第２のデバイス領域ＲＬ、及びトレンチ分離構造２００を覆うように、基板１００上にコンフォーマルに（conformally）堆積される。本発明の一実施形態によれば、マスク層２１４は、窒化ケイ素層である。本発明の一実施形態によれば、マスク層２１４の厚さは約２００～２２０オングストロームである。本発明の一実施形態によれば、パッド酸化物層１０２の厚さは約１００～１１０オングストロームである。
図３に示されるように、第１のフォトレジストパターンＰＲ１をマスク層２１４上に形成する。第１のフォトレジストパターンＰＲ１は、トレンチ分離構造２００及び第２のデバイス領域ＲＬを覆う。本発明の一実施形態によれば、第１のフォトレジストパターンＰＲ１の形成は、フォトレジストコーティング、露光、現像、ベーキング等の複数のステップを含む。フォトレジストパターンの形成は周知の技術であるため、詳細は繰り返さない。
続いて、図４に示されるように、第１のフォトレジストパターンＰＲ１によって覆われていないマスク層２１４及びパッド酸化物層１０２を第１のデバイス領域ＲＬから除去し、それにより第１のデバイス領域ＲＬの基板１００の上面１００ａを露出させる。本発明の一実施形態によれば、マスク層２１４を除去する方法は、乾式エッチング及び湿式エッチングを含むことができる。例えば、異方性乾式エッチングプロセスを先に行い、第１のフォトレジストパターンＰＲ１によって覆われていないマスク層２１４をエッチングし、次に、湿式エッチングプロセスによりパッド酸化物層１０２を選択的に除去する。この時点で、トレンチ分離構造２００の近くであって、トレンチ分離構造２００の側壁２００ｓ上のマスク層２１４の下にアンダーカット構造２１４ｃが形成される。続いて、第１のフォトレジストパターンＰＲ１を除去する。
次に、図５に示されるように、酸化プロセスを実行して、第１のデバイス領域ＲＭの基板１００の上面１００ａを酸化して、犠牲酸化物層２３０を形成する。本発明の一実施形態によれば、犠牲酸化物層２３０の厚さは、約４２０～４５０オングストローム、例えば４４０オングストロームである。本発明の一実施形態によれば、犠牲酸化物層２３０が形成されるときに、第１のデバイス領域ＲＭの基板１００の上面１００ａの消費される厚さは、約１９０～２１０オングストロームである。本発明の一実施形態によれば、アンダーカット構造２１４ｃは、犠牲酸化物層２３０で充填され得る。
続いて、図６に示されるように、犠牲酸化物層２３０を選択的に除去して、第１のデバイス領域ＲＭの基板１００の上面１００ａを露出させる。本発明の一実施形態によれば、犠牲酸化物層２３０を選択的に除去する方法は、希フッ酸（ＤＨＦ）溶液を使用して実施することができる。続いて、残りのマスク層２１４を除去して、トレンチ分離構造２００の上面２００ａ及び第２のデバイス領域ＲＬのパッド酸化物層１０２を露出させる。
図７に示されるように、マスク層２１４を除去した後に、酸化プロセスを用いて、第１のデバイス領域ＲＭの基板１００の上面１００ａ上に第１のゲート酸化物層３１０を成長させる。本発明の一実施形態によれば、第１のゲート酸化物層３１０の厚さは約２００～２２０オングストロームである。
次に、図８に示されるように、第２のフォトレジストパターンＰＲ２を基板１００上に形成する。第２のフォトレジストパターンＰＲ２は、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０を覆うが、トレンチ分離構造２００及び第２のデバイス領域ＲＬは覆わない。本発明の一実施形態によれば、第２のフォトレジストパターンＰＲ２の開口部ＰＲＯは、第２のデバイス領域ＲＬのトレンチ分離構造２００及びパッド酸化物層１０２を露出させる。
図９に示されるように、第２のフォトレジストパターンＰＲ２の開口部ＰＲＯを通じて第２のデバイス領域ＲＬのトレンチ分離構造２００及びパッド酸化物層１０２をエッチングし、それにより第２のデバイス領域ＲＬの基板１００の上面１００ｂを露出させるエッチングプロセスを行う。次に、第２のフォトレジストパターンＰＲ２を除去する。この時点で、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０の上面３１０ａは、トレンチ分離構造２００の上面２００ａ及び第２のデバイス領域ＲＬの基板１００の上面１００ｂと略面一である。
本発明の一実施形態によれば、トレンチ分離構造２００の上面２００ａは、第１のデバイス領域ＲＭの第１の上面ＴＳ１と、第２のデバイス領域ＲＬの第２の上面ＴＳ２とを含む。第１の上面ＴＳ１は、第２の上面ＴＳ２と面一である。本発明の一実施形態によれば、トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の底面ＢＳ１と、第２のデバイス領域ＲＬの第２の底面ＢＳ２とを含む。第１の底面ＢＳ１は、第２の底面ＢＳ２と面一である。本発明の一実施形態によれば、第１のデバイス領域ＲＭの基板１００の上面１００ａは、第２のデバイス領域ＲＬの基板１００の上面１００ｂより低い。
次に、図１０に示されるように、酸化プロセスを用いて、第２のデバイス領域ＲＬの基板１００の上面１００ｂ上に第２のゲート酸化物層３２０を成長させる。本発明の一実施形態によれば、例えば、第２のゲート酸化物層３２０の厚さは約１０オングストロームであるが、これに限定されるものではない。続いて、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０及び第２のデバイス領域ＲＬの第２のゲート酸化物層３２０にそれぞれ第１のゲート４１０及び第２のゲート４２０を形成する。本発明の一実施形態によれば、第１のゲート４１０及び第２のゲート４２０は誘電層ＩＬによって取り囲まれ得る。本発明の一実施形態によれば、例えば、第１のゲート４１０及び第２のゲート４２０は金属ゲートであり得る。
本発明の構造上の特徴は、図１０から確認することができる。半導体構造１は、その上に第１のデバイス領域ＲＭと、第１のデバイス領域ＲＭに近接する第２のデバイス領域ＲＬとを有する基板１００を含む。トレンチ分離構造２００は、第１のデバイス領域ＲＭと第２のデバイス領域ＲＬとの間の基板１００に設けられる。トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の底面ＢＳ１と、第２のデバイス領域ＲＬの第２の底面ＢＳ２とを含む。第１の底面ＢＳ１は、第２の底面ＢＳ２と同一平面上にある。
本発明の一実施形態によれば、トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の上面ＴＳ１と、第２のデバイス領域ＲＬの第２の上面ＴＳ２とを含む。第１の上面ＴＳ１及び第２の上面ＴＳ２は同一平面上にある。
本発明の一実施形態によれば、第１のデバイス領域ＲＭは中電圧デバイス領域であり、第２のデバイス領域ＲＬは低電圧デバイス領域である。
本発明の一実施形態によれば、第１のデバイス領域ＲＭの基板１００の上面１００ａは、第２のデバイス領域ＲＬの基板１００の上面１００ｂより低い。
本発明の一実施形態によれば、半導体構造１は、第１のデバイス領域ＲＭの基板１００の上面１００ａに位置する第１のゲート酸化物層３１０と、第２のデバイス領域ＲＬの基板１００の上面１００ｂに位置する第２のゲート酸化物層３２０とをさらに含む。本発明の一実施形態によれば、第１のゲート酸化物層３１０は、第２のゲート酸化物層３２０より厚い。
本発明の一実施形態によれば、半導体構造１は、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０に配置される第１のゲート４１０と、第２のデバイス領域ＲＬの第２のゲート酸化物層３２０に配置される第２のゲート４２０とをさらに含む。本発明の一実施形態によれば、例えば、第１のゲート４１０及び第２のゲート４２０は金属ゲートであり得る。
当業者は、本発明の教示を維持しながら、装置及び方法の多数の修正及び変更を行い得ることを容易に理解するであろう。従って、上記の開示は、添付の特許請求の範囲によってのみ限定されると解釈すべきである。

Claims (20)

  1. 半導体構造であって、半導体構造は、
    第１のデバイス領域、及び該第１のデバイス領域に近接する第２のデバイス領域を含む基板と、
    前記第１のデバイス領域と前記第２のデバイス領域との間の前記基板内のトレンチ分離構造と、を含み、
    前記トレンチ分離構造は、前記第１のデバイス領域内の第１の底面と、前記第２のデバイス領域内の第２の底面とを含み、前記第１の底面は、前記第２の底面と同一平面上にある、
    半導体構造。
  2. 前記トレンチ分離構造は、前記第１のデバイス領域内の第１の上面と、前記第２のデバイス領域内の第２の上面とを含み、前記第１の上面は、前記第２の上面と同一平面上にある、請求項１に記載の半導体構造。
  3. 前記第１のデバイス領域は中電圧デバイス領域であり、前記第２のデバイス領域は低電圧デバイス領域である、請求項１に記載の半導体構造。
  4. 前記第１のデバイス領域内の前記基板の上面が、前記第２のデバイス領域内の前記基板の上面よりも低い、請求項１に記載の半導体構造。
  5. 前記第１のデバイス領域内の前記基板の前記上面上の第１のゲート酸化物層と、
    前記第２のデバイス領域内の前記基板の前記上面上の第２のゲート酸化物層と、をさらに含み、
    前記第１のゲート酸化物層は前記第２のゲート酸化物層より厚い、請求項４に記載の半導体構造。
  6. 前記第１のデバイス領域内の前記第１のゲート酸化物層上に配置される第１のゲートと、
    前記第２のデバイス領域内の前記第２のゲート酸化物層上に配置される第２のゲートと、をさらに含む、請求項５に記載の半導体構造。
  7. 前記第１のゲート及び前記第２のゲートは金属ゲートである、請求項６に記載の半導体構造。
  8. 半導体構造の製造方法であって、当該製造方法は、
    第１のデバイス領域、及び該第１のデバイス領域に近接する第２のデバイス領域を含む基板を提供するステップと、
    前記第１のデバイス領域と前記第２のデバイス領域との間の前記基板内にトレンチ分離構造を形成するステップと、
    前記第１のデバイス領域、前記第２のデバイス領域、及び前記トレンチ分離構造を覆うように、前記基板上にマスク層をコンフォーマルに（conformally）堆積するステップと、
    前記マスク層上に第１のレジストパターンを形成するステップであって、該第１のレジストパターンは、前記トレンチ分離構造及び前記第２のデバイス領域を覆う、ステップと、
    前記第１のレジストパターンによって覆われていない前記マスク層及びパッド酸化物層を前記第１のデバイス領域から除去して、それにより前記第１のデバイス領域の前記基板の上面を露出させるステップと、
    前記第１のレジストパターンを除去するステップと、
    前記第１のデバイス領域内の前記基板の前記上面を酸化して、犠牲酸化物層を形成するステップと、
    前記犠牲酸化物層を除去して、前記第１のデバイス領域内の前記基板の前記上面を露出させるステップと、
    前記マスク層を除去して、前記トレンチ分離構造の上面を露出させるステップと、を含む、
    製造方法。
  9. 前記マスク層は窒化ケイ素層である、請求項８に記載の製造方法。
  10. 前記マスク層は約２００～２２０オングストロームの厚さを有する、請求項８に記載の製造方法。
  11. 前記パッド酸化物層は約１００～１１０オングストロームの厚さを有する、請求項８に記載の製造方法。
  12. 前記マスク層を除去した後に、前記第１のデバイス領域内の前記基板の前記上面に第１のゲート酸化物層を成長させるステップをさらに含む、請求項８に記載の製造方法。
  13. 前記第１のゲート酸化物層は、約２００～２２０オングストロームの厚さを有する、請求項１２に記載の製造方法。
  14. 前記犠牲酸化物層を形成することによって消費される、前記第１のデバイス領域における前記基板の上面の消費される厚さが、約１９０～２１０オングストロームである、請求項８に記載の製造方法。
  15. 前記基板上に第２のレジストパターンを形成するステップであって、該第２のレジストパターンは、前記第１のデバイス領域内の前記第１のゲート酸化物層を覆うが、前記トレンチ分離構造及び前記第２のデバイス領域は覆わない、ステップと、
    前記トレンチ分離構造及び前記第２のデバイス領域をエッチングして、それにより前記第２のデバイス領域の前記基板の上面を露出させるステップと、
    前記第２のレジストパターンを除去するステップと、を含む、請求項１２に記載の製造方法。
  16. 前記第２のデバイス領域内の前記基板の前記上面に第２のゲート酸化物層を成長させるステップをさらに含む、請求項１５に記載の製造方法。
  17. 前記トレンチ分離構造は、前記第１のデバイス領域内の第１の上面と、前記第２のデバイス領域内の第２の上面とを含み、前記第１の上面は、前記第２の上面と同一平面上にある、請求項１５に記載の製造方法。
  18. 前記第１のデバイス領域内の前記基板の前記上面は、前記第２のデバイス領域内の前記基板の上面よりも低い、請求項１５に記載の製造方法。
  19. 前記トレンチ分離構造は、前記第１のデバイス領域内の第１の底面と、前記第２のデバイス領域内の第２の底面とを含み、前記第１の底面は、前記第２の底面と同一平面上にある、請求項８に記載の製造方法。
  20. 前記第１のデバイス領域は中電圧デバイス領域であり、前記第２のデバイス領域は低電圧デバイス領域である、請求項８に記載の製造方法。
JP2022202345A 2021-12-28 2022-12-19 半導体構造及びその製造方法 Pending JP2023098661A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111623111.4 2021-12-28
CN202111623111.4A CN116364718A (zh) 2021-12-28 2021-12-28 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
JP2023098661A true JP2023098661A (ja) 2023-07-10

Family

ID=86897254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022202345A Pending JP2023098661A (ja) 2021-12-28 2022-12-19 半導体構造及びその製造方法

Country Status (3)

Country Link
US (1) US20230207620A1 (ja)
JP (1) JP2023098661A (ja)
CN (1) CN116364718A (ja)

Also Published As

Publication number Publication date
US20230207620A1 (en) 2023-06-29
CN116364718A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
KR100739656B1 (ko) 반도체 장치의 제조 방법
JP2023098661A (ja) 半導体構造及びその製造方法
CN114256273A (zh) 具有腔结构的绝缘体上半导体晶片
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR100608343B1 (ko) 반도체소자의 격리영역 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
US20020160578A1 (en) Method for fabricating element isolating film of semiconductor device, and structure of the same
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100548571B1 (ko) 반도체소자의 소자분리막 형성방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100826790B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
US7645680B2 (en) Method of manufacturing isolation layer pattern in a semiconductor device and isolation layer pattern using the same
KR20030052663A (ko) 반도체소자의 분리 방법
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20030002363A (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR20030001965A (ko) 반도체 소자의 제조 방법
KR20040060118A (ko) 반도체 소자 제조방법
JP2001267410A (ja) 半導体装置の製造方法
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR19990030594A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625