KR20040069804A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20040069804A
KR20040069804A KR1020030006346A KR20030006346A KR20040069804A KR 20040069804 A KR20040069804 A KR 20040069804A KR 1020030006346 A KR1020030006346 A KR 1020030006346A KR 20030006346 A KR20030006346 A KR 20030006346A KR 20040069804 A KR20040069804 A KR 20040069804A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
silicon substrate
photoresist pattern
semiconductor device
Prior art date
Application number
KR1020030006346A
Other languages
English (en)
Inventor
김성래
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020030006346A priority Critical patent/KR20040069804A/ko
Publication of KR20040069804A publication Critical patent/KR20040069804A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 보이드 발생의 원인이 되는 Si-H 및 OH기를 제거하여 소자의 신뢰성을 향상시킬 수 있도록 하는 제조방법을 제공하는 것으로, 이에 따른 제조방법은 실리콘기판 위에 패드산화막과 질화막 그리고 포토레지스트를 순차적으로 형성하고, 포토레지스트에 패터닝을 실시하여 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 기반으로 상기 질화막, 패드산화막 및 실리콘기판의 일부를 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 형성 후에, 포토레지스트패턴을 제거한 후 증류수를 이용하여 세정을 실시하는 단계; 상기 실리콘기판의 전체에 걸쳐 산화물질을 증착하여 트렌치의 내부에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 후 실리콘기판 전체를 수소분위기에서 열처리를 실시하는 단계; 상기 열처리 후에, 화학기상증착법을 이용하여 상기 실리콘기판 전체에 갭필용 산화막을 증착하여 트렌치를 매립하는 단계; 및 상기 트렌치를 매립한 후, 화학기계적 연마를 실시하여 갭필용 산화막을 평탄화하는 단계를 포함한다.

Description

반도체 소자의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것으로서, 좀 더 상세하게는 막질의 균일도를 유지할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다.
현재 반도체장치의 제조기술의 발달과 그 응용분야가 확장되어 감에 따라 반도세 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의미세화에 대한 연구가 진행되어 오고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술이 중요한 항목중의 하나로 대두되었다.
소자분리기술 중에서 STI 기술은 반도체기판에 식각 공정으로 트렌치를 형성하고 트렌치에 절연물질을 매립함으로써 모트와 모트 사이의 미세한 임계치수 설계가 가능한 방법이다.
도 1a 내지 도 1c는 종래 반도체 소자의 제조과정을 설명하기 위해 도시한 단면도이다.
도 1a에 도시한 바와 같이, 실리콘기판(1) 위에 패드 산화막(2)과 질화막(3)을 순차적으로 적층하고, 질화막(3) 위에 포토레지스트패턴(4)을 형성한 후, 이 포토레지스트패턴(4)을 마스크로 하여 패드 산화막(2)과 질화막(3) 그리고 실리콘기판(1)까지 관통하는 트렌치(T)를 형성한다. 트렌치(T)는 그 단면의 형상이 사다리꼴 모양으로 형성된다.
도 1b에 도시한 바와 같이, 트렌치(T)의 형성후 포토레지스트패턴(4)를 제거하고, 세정 공정을 실시한다. 이렇게 형성된 트렌치(T) 내부에 열산화막(5)을 형성한 다음, 화학기상증착법(Chemical Vapor Deposition)을 이용하여 실리콘기판 전체에 갭필용 산화막(6)을 증착하여 트렌치(T)를 완전히 매립한다.
그리고 갭필용 산화막(6)이 치밀화 되도록 열처리하며, 도 1c에 도시한 바와 같이, 질화막(3)을 CMP 평탄화한 후 인산으로 습식식각하여 제거한다.
이와 같은 과정 중에서 열산화막을 형성하는 중이나 갭필용 산화막을 증착하기 전에 공정사고로 인하여 파티클(particle)이 발생하거나 발생할 원인 물질이 있을 경우 증류수를 이용하여 세정을 실시하고 있다.
그러나 증류수를 이용한 세정에도 불구하고 트렌치의 내부에 열산화막 표면의 불안정한 상태, 즉 Si-H(7) 또는 OH기(8) 등의 분포도가 높을 가능성이 많다.일한 막질 상태에서 갭필용 산화막을 증착하게 되면 막질의 균일도가 떨어져 보이드(void)(V)가 발생할 위험성이 매우 높다.
이렇게 형성된 보이드가 갭필용 산화막의 평탄화를 진행하는 과정에서 내부가 개방되고, 개방된 내부로 후속공정에서 사용되는 폴 리가 채워질 경우 반도체 소자의 완성후 누설전류가 발생할 수 있다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은 보이드 발생의 원인이 되는 Si-H 및 OH기를 제거하여 소자의 신뢰성을 향상시킬 수 있도록 하는 데 있다.
도 1a 내지 도 1c는 종래 반도체 소자의 제조과정을 설명하기 위해 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조과정을 설명하기 위해 도시한 단면도이다.
상술한 목적을 달성하기 위한 본 발명의 제조방법은, 실리콘기판 위에 패드산화막과 질화막 그리고 포토레지스트를 순차적으로 형성하고, 포토레지스트에 패터닝을 실시하여 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 기반으로 상기 질화막, 패드산화막 및 실리콘기판의 일부를 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 형성 후에, 포토레지스트패턴을 제거한 후 증류수를 이용하여 세정을 실시하는 단계; 상기 실리콘기판의 전체에 걸쳐 산화물질을 증착하여 트렌치의 내부에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 후 실리콘기판 전체를 수소분위기에서 열처리를 실시하는 단계; 상기 열처리 후에, 화학기상증착법을 이용하여 상기 실리콘기판 전체에 갭필용 산화막을 증착하여 트렌치를 매립하는 단계; 및 상기 트렌치를 매립한 후, 화학기계적 연마를 실시하여 갭필용 산화막을 평탄화하는 단계를 포함한다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조과정을 설명하기 위해 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘기판(11) 위에 패드산화막(12)과 질화막(13) 그리고 포토레지스트을 순차적으로 형성하고, 포토레지스트에 패터닝을 실시하여 포토레지스트패턴(14)을 형성한다.
이렇게 형성된 포토레지스트패턴(14)을 기반으로 트렌치가 형성되도록 식각을 실시한다. 식각에 의해 먼저 질화막(13)과 패드산화막(12)이 식각되고, 나아가 실리콘기판(11)도 식각되어 도면에서와 같이 사다리꼴 모양의 단면 형상을 가진 트렌치(T)가 형성된다.
이러한 식각후에 도 2b에 도시한 바와 같이, 포토레지스트패턴(14)을 제거한다. 포토레지스트패턴(14)이 제거된 후 증류수를 이용하여 세정을 실시한다. 그리고 나서 실리콘기판(11)의 전체에 걸쳐 산화물질을 증착하여 트렌치(T)의 내부에 열산화막(15)을 형성한다.
질화막 표면 전체와 트렌치(T)의 내부에 열산화막(15)이 형성된 후 도 2c에 도시한 바와 같이, 실리콘기판 전체를 열처리를 실시한다. 이때 H2분위기 상태에서 200 내지 400℃로 열처리를 실시하면, 열산화막 내에 함유된 불안정한 Si-H를 안정화시키고 또한 OH기도 수소와 반응하여 H2O로 방출됨으로써 막질의 안정성을 극대화할 수 있게 된다.
이와 같이 열산화막이 안정화되고 나서, 도 2d에 도시한 바와 같이, 화학기상증착법을 이용하여 실리콘기판(11) 전체에 갭필용 산화막(16)을 증착하여 트렌치(T)를 매립한다.
트렌치(T)의 매립 후 열처리를 실시함으로써 트렌치(T)에 매립된 갭필용 산화막(16)은 치밀하고 단단하게 경화되도록 한다.
마지막으로 도 2e에 도시한 바와 같이, 화학기계적 연마를 실시한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 반도체 소자의 제조과정에서 트렌치의 형성 후 공정사고로 인해 발생된 파티클을 제거하기 위해 증류수를 이용하여 세정을 실시함에도 불구하고 제거되지 않은 Si-H 또는 OH기를 열산화막이 형성된 후 수소분위기에서 열처리를 실시함으로써 Si-H를 안정화하고 OH기를 H2O로 방출시킨다.
따라서 안정화된 열산화막을 형성할 수 있게 되어 이후에 진행되는 트렌치를 매립하는 과정에서 보이드가 형성될 가능성을 줄일 수 있게 됨으로써 보이드로 인한 누설전류가 발생되는 것을 미연에 방지하게 된다.

Claims (2)

  1. 실리콘기판 위에 패드산화막과 질화막 그리고 포토레지스트를 순차적으로 형성하고, 포토레지스트에 패터닝을 실시하여 포토레지스트패턴을 형성하는 단계;
    상기 포토레지스트패턴을 기반으로 상기 질화막, 패드산화막 및 실리콘기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 형성 후에, 포토레지스트패턴을 제거한 후 증류수를 이용하여 세정을 실시하는 단계;
    상기 실리콘기판의 전체에 걸쳐 산화물질을 증착하여 트렌치의 내부에 열산화막을 형성하는 단계;
    상기 열산화막이 형성된 후 실리콘기판 전체를 수소분위기에서 열처리를 실시하는 단계;
    상기 열처리 후에, 화학기상증착법을 이용하여 상기 실리콘기판 전체에 갭필용 산화막을 증착하여 트렌치를 매립하는 단계; 및
    상기 트렌치를 매립한 후, 화학기계적 연마를 실시하여 갭필용 산화막을 평탄화하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 수소분위기 상태에서 실시하는 열처리는 200 내지 400℃ 의 온도로 열처리하는 반도체 소자의 제조방법.
KR1020030006346A 2003-01-30 2003-01-30 반도체 소자의 제조방법 KR20040069804A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030006346A KR20040069804A (ko) 2003-01-30 2003-01-30 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030006346A KR20040069804A (ko) 2003-01-30 2003-01-30 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20040069804A true KR20040069804A (ko) 2004-08-06

Family

ID=37358484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006346A KR20040069804A (ko) 2003-01-30 2003-01-30 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20040069804A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030366A (ko) * 2016-09-13 2018-03-22 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
CN110504156A (zh) * 2018-05-17 2019-11-26 美光科技公司 用于减少硅消耗的方法，形成半导体结构的方法，以及形成隔离结构的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030366A (ko) * 2016-09-13 2018-03-22 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
CN110504156A (zh) * 2018-05-17 2019-11-26 美光科技公司 用于减少硅消耗的方法，形成半导体结构的方法，以及形成隔离结构的方法

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR20040069804A (ko) 반도체 소자의 제조방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR19990055156A (ko) 반도체 장치의 소자 분리막 형성방법
KR100559042B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100333714B1 (ko) 반도체장치의소자분리막형성방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100503356B1 (ko) 반도체 소자의 소자분리막구조 제조방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR100891535B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100327589B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100826791B1 (ko) 반도체 소자 제조 방법
KR100920048B1 (ko) 반도체 소자의 제조방법
KR100891533B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application