JPS62282446A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62282446A JPS62282446A JP61126348A JP12634886A JPS62282446A JP S62282446 A JPS62282446 A JP S62282446A JP 61126348 A JP61126348 A JP 61126348A JP 12634886 A JP12634886 A JP 12634886A JP S62282446 A JPS62282446 A JP S62282446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- silicon nitride
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000003449 preventive effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
この発明は、半導体装置の製造方法に関するもので、特
に半導体基板上に形成される半導体素子の分離技術に係
わる。
に半導体基板上に形成される半導体素子の分離技術に係
わる。
（従来の技術）
従来、素子分離技術としてＬＯＣＯｇ法が広く知られて
いる。ＬＯＣＯ８法とは、半導体基板上に絶縁膜を介し
て耐酸化性膜、例えばシリコン窒化膜（ＳＩＮ、膜）ｔ
−形成してノ々ターニングを行なった後、上記シリコン
窒化膜をマスクにして選択酸化を行なうことにより素子
分離用の厚い絶縁膜を形成するものである。
いる。ＬＯＣＯ８法とは、半導体基板上に絶縁膜を介し
て耐酸化性膜、例えばシリコン窒化膜（ＳＩＮ、膜）ｔ
−形成してノ々ターニングを行なった後、上記シリコン
窒化膜をマスクにして選択酸化を行なうことにより素子
分離用の厚い絶縁膜を形成するものである。
ところで、上述したＬＯＣＯ８法では、選択酸化用マス
ク材（シリコン窒化膜）の寸法と形成された素子分離領
域の寸法との間に誤差が生ずる。例えば、シリコン窒化
膜の膜厚１に２５００１．半導体基板（シリコン基板）
とシリコン窒化膜間の絶縁膜（シリコン酸化膜）の膜厚
２ｘｓｏｏｌ、選択酸化時の素子分離用絶縁膜厚を５ｏ
ｏｏＸ、出来上シ素子分離用絶縁膜厚を５ｏｏｏ〜６０
００１とすると、上記寸法誤差は、１．２〜１．６８と
なる。このため、ＬＯＣＯ８法を用いて電気的に充分な
素子分離用絶縁膜厚を得ようとする場合、実用的な素子
分離領域の幅は２．ＯＡＷ＆程度が限界であシ、これ以
下の微細な素子分離には向かない欠点がある。
ク材（シリコン窒化膜）の寸法と形成された素子分離領
域の寸法との間に誤差が生ずる。例えば、シリコン窒化
膜の膜厚１に２５００１．半導体基板（シリコン基板）
とシリコン窒化膜間の絶縁膜（シリコン酸化膜）の膜厚
２ｘｓｏｏｌ、選択酸化時の素子分離用絶縁膜厚を５ｏ
ｏｏＸ、出来上シ素子分離用絶縁膜厚を５ｏｏｏ〜６０
００１とすると、上記寸法誤差は、１．２〜１．６８と
なる。このため、ＬＯＣＯ８法を用いて電気的に充分な
素子分離用絶縁膜厚を得ようとする場合、実用的な素子
分離領域の幅は２．ＯＡＷ＆程度が限界であシ、これ以
下の微細な素子分離には向かない欠点がある。
また、上記素子分離領域の幅と形成される素子分離用絶
縁膜厚との間には相関関係があるととが実験的に確かめ
られておシ、素子分離領域の幅を狭めるとその膜厚が減
少し、電気的に充分な素子分離特性が得られなくなると
いう問題がある。例えば、先に示した条件で出来上シ素
子分離用絶縁膜の幅を１．４−とする場合、半導体基板
内の結晶欠陥の発生を考慮すると、得られる最大の素子
分離用絶縁膜厚は出来上９寸法で約３０００〜３２００
又程度であシ、これ以上の膜厚の形成は困難である。
縁膜厚との間には相関関係があるととが実験的に確かめ
られておシ、素子分離領域の幅を狭めるとその膜厚が減
少し、電気的に充分な素子分離特性が得られなくなると
いう問題がある。例えば、先に示した条件で出来上シ素
子分離用絶縁膜の幅を１．４−とする場合、半導体基板
内の結晶欠陥の発生を考慮すると、得られる最大の素子
分離用絶縁膜厚は出来上９寸法で約３０００〜３２００
又程度であシ、これ以上の膜厚の形成は困難である。
なお、素子分離用絶縁膜厚は、この絶縁膜下の反転防止
層の濃度との相互関係で決−Ｂ、高濃度なほど〒くでき
るが、反転防止層をむやみに高濃度にすることは素子の
耐性や動作速度を劣化させることとな）、素子の形成上
不利となる。
層の濃度との相互関係で決−Ｂ、高濃度なほど〒くでき
るが、反転防止層をむやみに高濃度にすることは素子の
耐性や動作速度を劣化させることとな）、素子の形成上
不利となる。
、（、発明が解決しようとする問題点）上述したように
、ＬＯ９Ｏ８法を用いて素子分離用絶縁膜を形成する従
来の半導体装置の製造方法で、悴・ブ法誤差が太き“と
ともに・素子分離技術？１．“１Ａｆｆｉには厚“素子
分離用絶縁膜が形成できない欠点がある。
、ＬＯ９Ｏ８法を用いて素子分離用絶縁膜を形成する従
来の半導体装置の製造方法で、悴・ブ法誤差が太き“と
ともに・素子分離技術？１．“１Ａｆｆｉには厚“素子
分離用絶縁膜が形成できない欠点がある。
従？て、この些明は上記の欠点を除去するためのもので
、狭い素子分離領域に高精度に厚い素子分離用−一膜を
形成できる半導体装置の製造方法を提供するこ、と金目
、的としている。
、狭い素子分離領域に高精度に厚い素子分離用−一膜を
形成できる半導体装置の製造方法を提供するこ、と金目
、的としている。
［発明Ω構成コ
（問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的□ 紮達成するために、半導体基板上にこの基板の表面保護
膜を形成し、この表面保護膜上に耐酸化性膜を形成した
後、この耐酸化性膜を写真蝕刻法により選択的に除去す
る。次に、残存された耐酸化性膜をマスクにして半導体
基板を酸化して酸化膜を形成し、この酸化膜上および上
記残存された耐 □酸化性膜上に多結晶シリコン層を形
成して酸化する。そして、酸化した多結晶シリコン層を
残存された耐酸化性膜が露出するまでエツチングで除去
した後、残存された耐酸化性膜を全て除去し、素子分離
用絶縁膜を形成している。
発明においては、上記の目的□ 紮達成するために、半導体基板上にこの基板の表面保護
膜を形成し、この表面保護膜上に耐酸化性膜を形成した
後、この耐酸化性膜を写真蝕刻法により選択的に除去す
る。次に、残存された耐酸化性膜をマスクにして半導体
基板を酸化して酸化膜を形成し、この酸化膜上および上
記残存された耐 □酸化性膜上に多結晶シリコン層を形
成して酸化する。そして、酸化した多結晶シリコン層を
残存された耐酸化性膜が露出するまでエツチングで除去
した後、残存された耐酸化性膜を全て除去し、素子分離
用絶縁膜を形成している。
こうすることにより、耐酸化性膜をマスクにして形成し
た厚い酸化膜上に、多結晶シリコン層を酸化した酸化膜
を積層するので厚い素子分離用絶縁膜を形成できる。
た厚い酸化膜上に、多結晶シリコン層を酸化した酸化膜
を積層するので厚い素子分離用絶縁膜を形成できる。
、（実施例）
以下、この発明の一実施例について図面を参照して説明
する。第１図（１）〜（ｆ）は素子分離用絶縁膜の製造
工程を順次示している。まず、（、）図に示すように、
Ｐ型（１００）で比抵抗が１〜２０口のシリコン基板１
１を１０００℃の酸化雰囲気中で酸化して膜厚が５００
１のシリコン酸化膜１２を形成し、このシリコン酸化膜
１２上に気相成長法により膜厚が１５００１のシリコン
窒化膜１３を堆積形成する。次に、素子分離用絶縁膜の
形成予定領域上のシリコン窒化膜１３ｔ−選択的に除去
した後、反転防止のためにシリコン基板Ｉｌ内にメロン
を加速電圧１００ ｋｅＶで、ドーズ量５Ｘ１０ ａ
ｎ となるようにイオン注入し、反転防止層ＪＪＡ１
を形成する（（ｂ）図）。次に、１０００℃のＨ２＋０
□雰囲気中でシリコン基板１１ｔ−酸化し、（Ｃ）図に
示すような素子分離用酸化膜１４を膜厚６０００Ｘ程度
形成する。その後、（ｄ）図に示すように、上記シリコ
ン窒化ＷＸＸＳ上および素子分離用酸化膜１４上に、多
結晶シリコン層１５を気相成長法により形成する。
する。第１図（１）〜（ｆ）は素子分離用絶縁膜の製造
工程を順次示している。まず、（、）図に示すように、
Ｐ型（１００）で比抵抗が１〜２０口のシリコン基板１
１を１０００℃の酸化雰囲気中で酸化して膜厚が５００
１のシリコン酸化膜１２を形成し、このシリコン酸化膜
１２上に気相成長法により膜厚が１５００１のシリコン
窒化膜１３を堆積形成する。次に、素子分離用絶縁膜の
形成予定領域上のシリコン窒化膜１３ｔ−選択的に除去
した後、反転防止のためにシリコン基板Ｉｌ内にメロン
を加速電圧１００ ｋｅＶで、ドーズ量５Ｘ１０ ａ
ｎ となるようにイオン注入し、反転防止層ＪＪＡ１
を形成する（（ｂ）図）。次に、１０００℃のＨ２＋０
□雰囲気中でシリコン基板１１ｔ−酸化し、（Ｃ）図に
示すような素子分離用酸化膜１４を膜厚６０００Ｘ程度
形成する。その後、（ｄ）図に示すように、上記シリコ
ン窒化ＷＸＸＳ上および素子分離用酸化膜１４上に、多
結晶シリコン層１５を気相成長法により形成する。
この際、シリコン窒化膜１３上には２０００Ｘ程度の厚
さで多結晶シリコン層１５が形成されるが、シリコン窒
化膜ｚ３の開孔部側壁１３＊、１３ｂからも多結晶シリ
コンが成長されるので素子分離用酸化膜１４上の膜厚は
３０００〜４０００１と厚くなる。次に、１０００℃の
Ｈ２＋０２雰囲気中で上記多結晶シリコン層１５１ｊ！
：全て酸化し、（・）図に示すような酸化膜１５Ａを形
成する１次に、上記シリコン基板１１ｔ−７フ化アンモ
ニウム溶液に浸して上記酸化膜１５Ａｔ−除去し、シリ
コン窒化膜Ｊ３の表面を露出させる。この時、素子分離
用酸化膜１４上の多結晶シリコン層１５の膜厚はシリコ
ン窒化膜１３上よシ厚いので、この分の酸化膜１５ｋが
素子分離用酸化膜１４上に残存される。そして、上記シ
リコン窒化膜１ｓｔ−ケミカルドライエツチングにより
除去し、（ｆ）図に示すような厚い素子分離用酸化＠１
６ｔ−形メする。
さで多結晶シリコン層１５が形成されるが、シリコン窒
化膜ｚ３の開孔部側壁１３＊、１３ｂからも多結晶シリ
コンが成長されるので素子分離用酸化膜１４上の膜厚は
３０００〜４０００１と厚くなる。次に、１０００℃の
Ｈ２＋０２雰囲気中で上記多結晶シリコン層１５１ｊ！
：全て酸化し、（・）図に示すような酸化膜１５Ａを形
成する１次に、上記シリコン基板１１ｔ−７フ化アンモ
ニウム溶液に浸して上記酸化膜１５Ａｔ−除去し、シリ
コン窒化膜Ｊ３の表面を露出させる。この時、素子分離
用酸化膜１４上の多結晶シリコン層１５の膜厚はシリコ
ン窒化膜１３上よシ厚いので、この分の酸化膜１５ｋが
素子分離用酸化膜１４上に残存される。そして、上記シ
リコン窒化膜１ｓｔ−ケミカルドライエツチングにより
除去し、（ｆ）図に示すような厚い素子分離用酸化＠１
６ｔ−形メする。
その後、上記素子分離用酸化膜１６で分離された各活性
領域に公知の製造プロセス全周いてＭＯＳトランジスタ
やバイポーラトランジスタ等の素子を形成する。
領域に公知の製造プロセス全周いてＭＯＳトランジスタ
やバイポーラトランジスタ等の素子を形成する。
上述したような製造方法によれば、最小の素子分離用酸
化膜の＠全０．８５ｍにまで狭めることができ、この時
の酸化膜厚を約４０００Ｘにできる。しかも１通常のＬ
ＯＣＯ８法における酸化工程が短くて済むため、バーズ
ビークが入シにく〈寸法誤差を小さくできる。これは、
多結晶シリコン層の膜厚が素子分離領域の幅に相関して
変化する（７リコン窒化膜１３の開孔部側壁１３＆、１
３ｂにも多結晶シリコン層１５が成長するため素子分離
領域の幅が狭いほど多結晶シリコン層が厚く成長する）
ため、素子分離領域の幅に関係なく均一な素子分離用絶
縁膜１６ｔ−形成できる。ｉた、この事により、シリコ
ン基板１１に欠陥が入シにくいという利点も得られる。
化膜の＠全０．８５ｍにまで狭めることができ、この時
の酸化膜厚を約４０００Ｘにできる。しかも１通常のＬ
ＯＣＯ８法における酸化工程が短くて済むため、バーズ
ビークが入シにく〈寸法誤差を小さくできる。これは、
多結晶シリコン層の膜厚が素子分離領域の幅に相関して
変化する（７リコン窒化膜１３の開孔部側壁１３＆、１
３ｂにも多結晶シリコン層１５が成長するため素子分離
領域の幅が狭いほど多結晶シリコン層が厚く成長する）
ため、素子分離領域の幅に関係なく均一な素子分離用絶
縁膜１６ｔ−形成できる。ｉた、この事により、シリコ
ン基板１１に欠陥が入シにくいという利点も得られる。
なお、上記実施例では多結晶シリコン層１５１に堆積形
成して酸化し、その後この酸化膜１．５Ａ−ｉエツチン
グする場合について説明したが、多結晶シリコン層１５
ｔ−堆積形成した後、この層１５ｆｃシリコン窒化膜１
３が露出するまで異方性エツチングにより除去し、素子
分離用絶縁膜１４上に多結晶シリコン層１５を残存させ
た状態で酸化を行なうようにしても良い。
成して酸化し、その後この酸化膜１．５Ａ−ｉエツチン
グする場合について説明したが、多結晶シリコン層１５
ｔ−堆積形成した後、この層１５ｆｃシリコン窒化膜１
３が露出するまで異方性エツチングにより除去し、素子
分離用絶縁膜１４上に多結晶シリコン層１５を残存させ
た状態で酸化を行なうようにしても良い。
また、Ｐ型のシリコン基板上に素子分離用酸化膜を形成
する場合について説明したが、Ｎ型のシリコン基板にも
適用が可能なのはもちろんであシ、０ＭＯ８工程にも適
用できる。
する場合について説明したが、Ｎ型のシリコン基板にも
適用が可能なのはもちろんであシ、０ＭＯ８工程にも適
用できる。
（発明の効果）
以上説明したようにこの発明によれば、狭い素子分離領
域に高精度に厚い素子分離用絶縁膜を形成できる半導体
装置の製造方法が得られる。
域に高精度に厚い素子分離用絶縁膜を形成できる半導体
装置の製造方法が得られる。
＠１図（、）〜（ｆ）はそれぞれこの発明の一実施例に
係わる半導体装置の製造方法について説明するための図
である。 １ノ・・・シリコン基板（半導体基板）、１２・・・シ
リコン酸化膜（表面保護ｌ１ｌ）、１３・・・シリコン
窒化膜（耐酸化性膜）、１５・・・多結晶シリコン層、
Ｊ、５Ａ・・・酸化した多結晶シリコン層。
係わる半導体装置の製造方法について説明するための図
である。 １ノ・・・シリコン基板（半導体基板）、１２・・・シ
リコン酸化膜（表面保護ｌ１ｌ）、１３・・・シリコン
窒化膜（耐酸化性膜）、１５・・・多結晶シリコン層、
Ｊ、５Ａ・・・酸化した多結晶シリコン層。
Claims (6)
- （１）半導体基板上にこの基板の表面保護膜を形成する
工程と、この表面保護膜上に耐酸化性膜を形成する工程
と、上記耐酸化性膜を写真蝕刻法により選択的に除去す
る工程と、残存された耐酸化性膜をマスクにして半導体
基板を酸化することにより酸化膜を形成する工程と、こ
の酸化膜上および上記残存された耐酸化性膜上に多結晶
シリコン層を形成する工程と、上記多結晶シリコン層を
酸化する工程と、この酸化した多結晶シリコン層を上記
残存された耐酸化性膜が露出するまで除去する工程と、
上記残存された耐酸化性膜を全て除去する工程とを具備
することを特徴とする半導体装置の製造方法。 - （２）前記表面保護膜は、シリコン酸化膜から成ること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - （３）前記耐酸化性膜は、シリコン窒化膜から成ること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - （４）半導体基板上にこの基板の表面保護膜を形成する
工程と、この表面保護膜上に耐酸化性膜を形成する工程
と、上記耐酸化性膜を写真蝕刻法により選択的に除去す
る工程と、残存された耐酸化性膜をマスクにして半導体
基板を酸化することにより酸化膜を形成する工程と、こ
の酸化膜上および上記残存された耐酸化性膜上に多結晶
シリコン層を形成する工程と、この多結晶シリコン層を
上記残存された耐酸化性膜が露出するまで除去する工程
と、上記酸化膜上に残存された多結晶シリコン層を酸化
する工程と、上記残存された耐酸化性膜を全て除去する
工程とを具備することを特徴とする半導体装置の製造方
法。 - （５）前記表面保護膜は、シリコン酸化膜から成ること
を特徴とする特許請求の範囲第４項記載の半導体装置の
製造方法。 - （６）前記耐酸化性膜は、シリコン窒化膜から成ること
を特徴とする特許請求の範囲第４項記載の半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126348A JPS62282446A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
| US07/011,892 US4721687A (en) | 1986-05-31 | 1987-02-06 | Method of increasing the thickness of a field oxide |
| KR8705405A KR900004084B1 (en) | 1986-05-31 | 1987-05-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126348A JPS62282446A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62282446A true JPS62282446A (ja) | 1987-12-08 |
| JPH0434305B2 JPH0434305B2 (ja) | 1992-06-05 |
Family
ID=14932945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126348A Granted JPS62282446A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4721687A (ja) |
| JP (1) | JPS62282446A (ja) |
| KR (1) | KR900004084B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0482829A1 (en) * | 1990-10-26 | 1992-04-29 | AT&T Corp. | Method for forming a composite oxide over a heavily doped region |
| JPH04335529A (ja) * | 1991-05-10 | 1992-11-24 | Sony Corp | 半導体装置の製造方法 |
| KR960005556B1 (ko) * | 1993-04-24 | 1996-04-26 | 삼성전자주식회사 | 반도체장치의 소자분리방법 |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5728622A (en) * | 1996-03-18 | 1998-03-17 | Winbond Electronics Corporation | Process for forming field oxide layers in semiconductor devices |
| US6096660A (en) * | 1997-08-21 | 2000-08-01 | Micron Technology, Inc. | Method for removing undesirable second oxide while minimally affecting a desirable first oxide |
| US6063690A (en) * | 1997-12-29 | 2000-05-16 | Utmc Microelectronics Systems Inc. | Method for making recessed field oxide for radiation hardened microelectronics |
| US7867871B1 (en) * | 2006-07-13 | 2011-01-11 | National Semiconductor Corporation | System and method for increasing breakdown voltage of LOCOS isolated devices |
| CN108258051A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| US4539744A (en) * | 1984-02-03 | 1985-09-10 | Fairchild Camera & Instrument Corporation | Semiconductor planarization process and structures made thereby |
| US4612701A (en) * | 1984-03-12 | 1986-09-23 | Harris Corporation | Method to reduce the height of the bird's head in oxide isolated processes |
| US4594769A (en) * | 1984-06-15 | 1986-06-17 | Signetics Corporation | Method of forming insulator of selectively varying thickness on patterned conductive layer |
-
1986
- 1986-05-31 JP JP61126348A patent/JPS62282446A/ja active Granted
-
1987
- 1987-02-06 US US07/011,892 patent/US4721687A/en not_active Expired - Lifetime
- 1987-05-29 KR KR8705405A patent/KR900004084B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4721687A (en) | 1988-01-26 |
| JPH0434305B2 (ja) | 1992-06-05 |
| KR900004084B1 (en) | 1990-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003144B1 (ko) | 반도체장치의 제조방법 | |
| JPS62282446A (ja) | 半導体装置の製造方法 | |
| US4746625A (en) | A method of manufacturing semiconductor elements-isolating silicon oxide layers | |
| JPH0427702B2 (ja) | ||
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| JPH098020A (ja) | 半導体装置の製造方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPS5922342A (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH01214142A (ja) | 半導体装置の製造方法 | |
| JPS58123737A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPS63122240A (ja) | 半導体装置の製造方法 | |
| JPH077795B2 (ja) | 半導体装置の製造方法 | |
| JPS6150343A (ja) | 半導体素子の分離法 | |
| JPS607395B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPS628023B2 (ja) | ||
| JPH0221136B2 (ja) |