JPH03159240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03159240A JPH03159240A JP29744089A JP29744089A JPH03159240A JP H03159240 A JPH03159240 A JP H03159240A JP 29744089 A JP29744089 A JP 29744089A JP 29744089 A JP29744089 A JP 29744089A JP H03159240 A JPH03159240 A JP H03159240A
- Authority
- JP
- Japan
- Prior art keywords
- field
- width
- oxide film
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 9
- 241000293849 Cordylanthus Species 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005755 formation reaction Methods 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 10
- -1 boron ions Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に素子分離
に関するものである。
に関するものである。
（従来の技術）
従来、半導体装置における素子分離は一般にＬＯＣＯ３
法により行われている。そのＬＯＣＯＳ法による素子分
離の一例を第３図に示し、以下説明する。
法により行われている。そのＬＯＣＯＳ法による素子分
離の一例を第３図に示し、以下説明する。
まず、Ｐ型シリコン基板ｌ上に酸化膜２を形成する。そ
の上に窒化膜３をＣＶＤで形成し、これを前記酸化膜２
とともにパターニングして、基板ｌのアクティブ領域と
なる部分にのみ残す０次に、窒化膜３をマスクとして、
基板１のフィールド領域となる部分にチャネルストッパ
形成用の不純物４（ボロンイオン）をイオン注入により
打込む。
の上に窒化膜３をＣＶＤで形成し、これを前記酸化膜２
とともにパターニングして、基板ｌのアクティブ領域と
なる部分にのみ残す０次に、窒化膜３をマスクとして、
基板１のフィールド領域となる部分にチャネルストッパ
形成用の不純物４（ボロンイオン）をイオン注入により
打込む。
（第３図（ａ））
その後、窒化膜３をマスクとして熱酸化を行う。
これにより基板ｌのフィールド領域となる部分に前記不
純物４によりＰ゛型のチャネルストッパ領域５が形成さ
れるとともに、熱酸化により厚いフィールド酸化膜６が
形成される。（第３図（ｂ））その後、７クテイプ領域
の窒化膜３と酸化膜２をエツチングにより除去する。（
第３図（Ｃ））（発明が解決しようとする課題） しかしながら、上記のような従来のＬＯＣＯ３法による
素子分離では、フィールド酸化膜６の形成時に窒化膜３
のエッヂ部分に酸素が侵入してバーズビークが形成され
るから、アクティブ領域が減少する問題点があった。こ
のアクティブ領域の減少は、その分子めアクティブ領域
を大きくして設計しておかなければならなくなるので、
例えばメモリセルを有するデバイスにおいてメモリセル
の縮小化を妨げる結果となる。
純物４によりＰ゛型のチャネルストッパ領域５が形成さ
れるとともに、熱酸化により厚いフィールド酸化膜６が
形成される。（第３図（ｂ））その後、７クテイプ領域
の窒化膜３と酸化膜２をエツチングにより除去する。（
第３図（Ｃ））（発明が解決しようとする課題） しかしながら、上記のような従来のＬＯＣＯ３法による
素子分離では、フィールド酸化膜６の形成時に窒化膜３
のエッヂ部分に酸素が侵入してバーズビークが形成され
るから、アクティブ領域が減少する問題点があった。こ
のアクティブ領域の減少は、その分子めアクティブ領域
を大きくして設計しておかなければならなくなるので、
例えばメモリセルを有するデバイスにおいてメモリセル
の縮小化を妨げる結果となる。
この発明は上記の点に鑑みなされたもので、アクティブ
領域の減少を伴わずに素子分離が可能となる半導体装置
の製造方法を提供することを目的とする。
領域の減少を伴わずに素子分離が可能となる半導体装置
の製造方法を提供することを目的とする。
（課題を解決するための手段）
この発明では、半導体基板のフィールド領域となる部分
の表面に第１の耐酸化性膜を形成し、その第１の耐酸化
性膜をマスクとして熱酸化することにより、基板のアク
ティブ領域となる部分にフィールド酸化膜を形成し、そ
のフィールド酸化膜を除去し、さらに前記第１の耐酸化
性膜を除去する一方、前記フィールド酸化膜を除去した
部分に第２の耐酸化性膜を形成し、その第２の耐酸化性
膜をマスクとして、前記第１の耐酸化性膜が除去された
基板のフィールド領域となる部分を熱酸化し、フィール
ド酸化膜を形成し、その後、前記第２の耐酸化性膜を除
去してその下の基板のアクティブ領域を露出させる。
の表面に第１の耐酸化性膜を形成し、その第１の耐酸化
性膜をマスクとして熱酸化することにより、基板のアク
ティブ領域となる部分にフィールド酸化膜を形成し、そ
のフィールド酸化膜を除去し、さらに前記第１の耐酸化
性膜を除去する一方、前記フィールド酸化膜を除去した
部分に第２の耐酸化性膜を形成し、その第２の耐酸化性
膜をマスクとして、前記第１の耐酸化性膜が除去された
基板のフィールド領域となる部分を熱酸化し、フィール
ド酸化膜を形成し、その後、前記第２の耐酸化性膜を除
去してその下の基板のアクティブ領域を露出させる。
（作 用）
上記この発明においては、ＬＯＧＯ３酸化を２回行って
、各々の回で形成されるバーズビークによりアクティブ
領域とフィールド領域の幅の増減を相殺させることによ
り、マスク通りのアクティブ領域幅およびフィールド領
域幅を実現するようになる。また、アクティブ領域の表
面が彎曲した形となるので、幅が実質上広がることにな
る。これらを以下詳述する。
、各々の回で形成されるバーズビークによりアクティブ
領域とフィールド領域の幅の増減を相殺させることによ
り、マスク通りのアクティブ領域幅およびフィールド領
域幅を実現するようになる。また、アクティブ領域の表
面が彎曲した形となるので、幅が実質上広がることにな
る。これらを以下詳述する。
半導体基板のフィールド領域となる部分の表面に第１の
耐酸化性膜を形成し、それをマスクとして熱酸化により
基板のアクティブ領域となる部分にフィールド酸化膜を
形成すると、該フィールド酸化膜のバーズビークにより
例えば第１図ｔａ＞に示すようにアクティブ領域（フィ
ールド酸化膜下の部分）は増大し、その分、第１の耐酸
化性膜下のフィールド領域（酸化膜が形成されていない
部分）は減少する６次に、前記フィールド酸化膜を除去
して、そこに第２の耐酸化性膜を形成する一方、前記第
１の耐酸化性膜を除去し、その後第２の耐酸化性膜をマ
スクとして、前記第１の耐酸化性膜が除去された基板の
フィールド領域となる部分を熱酸化し、フィールド酸化
膜を形成すれば、該フィールド酸化膜のバーズビークに
より例えば第１図１ｄｌに示すようにフィールド領域（
フィールド酸化膜を形成した部分）は広がり、その分ア
クティブ領域（第２の耐酸化性腰下の酸化膜が形成され
ていない部分）は減少する。結局、アクティブ領域は２
回の熱酸化により「増」、「減」と変化し、フィールド
領域は「減」、「増」と変化し、各領域とも増減が相殺
されるもので、したがって、アクティブ領域およびフィ
ールド領域ともに、最初に第１の耐酸化性膜（マスク）
を形成した時に決定される幅で実現されることになる。
耐酸化性膜を形成し、それをマスクとして熱酸化により
基板のアクティブ領域となる部分にフィールド酸化膜を
形成すると、該フィールド酸化膜のバーズビークにより
例えば第１図ｔａ＞に示すようにアクティブ領域（フィ
ールド酸化膜下の部分）は増大し、その分、第１の耐酸
化性膜下のフィールド領域（酸化膜が形成されていない
部分）は減少する６次に、前記フィールド酸化膜を除去
して、そこに第２の耐酸化性膜を形成する一方、前記第
１の耐酸化性膜を除去し、その後第２の耐酸化性膜をマ
スクとして、前記第１の耐酸化性膜が除去された基板の
フィールド領域となる部分を熱酸化し、フィールド酸化
膜を形成すれば、該フィールド酸化膜のバーズビークに
より例えば第１図１ｄｌに示すようにフィールド領域（
フィールド酸化膜を形成した部分）は広がり、その分ア
クティブ領域（第２の耐酸化性腰下の酸化膜が形成され
ていない部分）は減少する。結局、アクティブ領域は２
回の熱酸化により「増」、「減」と変化し、フィールド
領域は「減」、「増」と変化し、各領域とも増減が相殺
されるもので、したがって、アクティブ領域およびフィ
ールド領域ともに、最初に第１の耐酸化性膜（マスク）
を形成した時に決定される幅で実現されることになる。
換言すれば、アクティブ領域を減少させることな（素子
分離が可能となる。
分離が可能となる。
また、アクティブ領域は、−担そこにフィールド酸化膜
を形成してそれを除去しているので、表面は彎曲した形
となる。この彎曲により、アクティブ領域は、前記マス
クで決まる幅より実際上多少広がったようになる。
を形成してそれを除去しているので、表面は彎曲した形
となる。この彎曲により、アクティブ領域は、前記マス
クで決まる幅より実際上多少広がったようになる。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
第１図１ａｌにおいて、１１はＰ型シリコン基板であり
、まずその表面に酸化膜１２を形成する０次にその上に
窒化膜１３をＣＶＤで厚さ１５００人程度に形成し、こ
れを前記酸化１１１２とともにパターニングして、基板
１１のフィールド領域となる部分にのみ残す。その後、
窒化膜１３をマスクとして熱酸化を行うことにより、基
板１１のアクティブ領域となる部分にフィールド酸化膜
１４を形成する。この時、フィールド酸化１１４にバー
ズビークが発生するので、該フィールド酸化膜１４下の
基板部分（アクティブ領域）は窒化膜１３の下に広がり
、その分フィールド領域（窒化膜１３下のフィールド酸
化膜が形成されていない部分）は狭まる。
、まずその表面に酸化膜１２を形成する０次にその上に
窒化膜１３をＣＶＤで厚さ１５００人程度に形成し、こ
れを前記酸化１１１２とともにパターニングして、基板
１１のフィールド領域となる部分にのみ残す。その後、
窒化膜１３をマスクとして熱酸化を行うことにより、基
板１１のアクティブ領域となる部分にフィールド酸化膜
１４を形成する。この時、フィールド酸化１１４にバー
ズビークが発生するので、該フィールド酸化膜１４下の
基板部分（アクティブ領域）は窒化膜１３の下に広がり
、その分フィールド領域（窒化膜１３下のフィールド酸
化膜が形成されていない部分）は狭まる。
次に、前記窒化膜１３をマスクとしてフィールド酸化膜
１４を第１図（ｂｌに示すようにドライエツチングとウ
ェットエツチングを利用して除去する。
１４を第１図（ｂｌに示すようにドライエツチングとウ
ェットエツチングを利用して除去する。
その後、同様に窒化膜１３をマスクとして、前記フィー
ルド酸化Ｍ１４が除去された部分の基板１１表面に窒素
イオン１５をイオン注入する。
ルド酸化Ｍ１４が除去された部分の基板１１表面に窒素
イオン１５をイオン注入する。
次に、酸化膜１２上の窒化Ｍ１３を第１図（Ｃ）に示す
ようにウェットエツチングで除去する。その後、窒素雰
囲気中で１０００℃以上でアニールを行うことにより、
前記窒素イオン１５が注入された前記フィールド酸化膜
１４が除去された部分の基板１１表面に熱窒化膜１６を
約１０００〜１５００形厚に形成する。続いて、その熱
窒化膜１６をマスクとして基板１１のフィールド領域と
なる部分にチャネルストッパ形成用の不に’１ｌ１１７
（ボｔ：＋ンイオン）をイオン注入により打込む。
ようにウェットエツチングで除去する。その後、窒素雰
囲気中で１０００℃以上でアニールを行うことにより、
前記窒素イオン１５が注入された前記フィールド酸化膜
１４が除去された部分の基板１１表面に熱窒化膜１６を
約１０００〜１５００形厚に形成する。続いて、その熱
窒化膜１６をマスクとして基板１１のフィールド領域と
なる部分にチャネルストッパ形成用の不に’１ｌ１１７
（ボｔ：＋ンイオン）をイオン注入により打込む。
その後、前記熱窒化膜１６をマスクとして熱酸化を行う
ことにより、第１図＋ｄｌに示すように、基板１１のフ
ィールド領域となる部分に、前記不純物１７によりチャ
ネルストッパ領域１８を形成すると同時にフィールド酸
化膜１９を熱酸化により形成する。この時、このフィー
ルド酸化膜１９にバーズビークが発生するので、このフ
ィールド酸化膜１９が形成された部分であるフィールド
領域は前記熱窒化膜１６の下に広がり、その分アクティ
ブ領域（熱窒化膜１６下のフィールド酸化膜が形成され
ていない部分）は狭まる。
ことにより、第１図＋ｄｌに示すように、基板１１のフ
ィールド領域となる部分に、前記不純物１７によりチャ
ネルストッパ領域１８を形成すると同時にフィールド酸
化膜１９を熱酸化により形成する。この時、このフィー
ルド酸化膜１９にバーズビークが発生するので、このフ
ィールド酸化膜１９が形成された部分であるフィールド
領域は前記熱窒化膜１６の下に広がり、その分アクティ
ブ領域（熱窒化膜１６下のフィールド酸化膜が形成され
ていない部分）は狭まる。
しかる後、熱窒化膜１６をエツチングで第１図（ｅ）に
示すように除去し、その下の基板のアクティブ領域を露
出させる０以上で素子分離を終了する。
示すように除去し、その下の基板のアクティブ領域を露
出させる０以上で素子分離を終了する。
以上の方法においては、第１図＋ａｌと第１図（ｄｌに
おけるフィールド酸化膜１４．１９の形成により、アク
ティブ領域は「増」、「滅」と変化し、フィールド領域
は「減」、「増」と変化する。したがって、２回のフィ
ールド酸化膜の形成を終えた段階では各領域の増減は相
殺されることになり、その結果としてアクティブ領域お
よびフィールド領域は共に、最初に窒化膜１３をパター
ニングした時の幅で実現されることになる。
おけるフィールド酸化膜１４．１９の形成により、アク
ティブ領域は「増」、「滅」と変化し、フィールド領域
は「減」、「増」と変化する。したがって、２回のフィ
ールド酸化膜の形成を終えた段階では各領域の増減は相
殺されることになり、その結果としてアクティブ領域お
よびフィールド領域は共に、最初に窒化膜１３をパター
ニングした時の幅で実現されることになる。
いま、第２図（８）に示すように、窒化ＷＡ２１の幅と
窒化膜２１相互間の幅（アクティブ領域とフィールド領
域の幅）を１． Ｏｎに決めて従来の方法と上記本発明
の一実施例の方法−で素子分離を実施したとする。従来
の方法によれば、フィールド酸化膜を５０００人程度形
成すると、バーズビークは片側０．２μ程度となるため
、１．０μでパターニングしても実際のアクティブ領域
の幅は第２図（ｂｌおよび下記の表に示すように０．６
μとなり、フィールド領域幅は１．４μとなる。これに
対して、上記本発明の一実施例の方法によれば、第２図
（ｃ）に示すようにアクティブ領域幅およびフィールド
領域幅共に１．０μとし得る。
窒化膜２１相互間の幅（アクティブ領域とフィールド領
域の幅）を１． Ｏｎに決めて従来の方法と上記本発明
の一実施例の方法−で素子分離を実施したとする。従来
の方法によれば、フィールド酸化膜を５０００人程度形
成すると、バーズビークは片側０．２μ程度となるため
、１．０μでパターニングしても実際のアクティブ領域
の幅は第２図（ｂｌおよび下記の表に示すように０．６
μとなり、フィールド領域幅は１．４μとなる。これに
対して、上記本発明の一実施例の方法によれば、第２図
（ｃ）に示すようにアクティブ領域幅およびフィールド
領域幅共に１．０μとし得る。
しかも、本発明の一実施例の方法によれば、アクティブ
領域に一担フイールド酸化膜１４を形成してそれを除去
しているので、アクティブ領域の表面は第２図（ｃ）に
示すように彎曲した形となる。
領域に一担フイールド酸化膜１４を形成してそれを除去
しているので、アクティブ領域の表面は第２図（ｃ）に
示すように彎曲した形となる。
そして、この彎曲によりアクティブ領域は第２図（ｃ）
および下記表中に記すように１．０５ｐｍまで広かった
ちのとなる。
および下記表中に記すように１．０５ｐｍまで広かった
ちのとなる。
表
なお、彎曲による凹みは最も深い所で０．２〜０．３μ
となるが、この凹みは素子形成、配線の際、特に問題と
はならない。
となるが、この凹みは素子形成、配線の際、特に問題と
はならない。
（発明の効果）
以上詳細に説明したように、この発明の方法によれば、
各領域の増減を相殺させてマスク通りのアクティブ領域
幅およびフィールド領域幅を実現でき、アクティブ領域
の減少を防止できる。そればかりか、この発明の方法に
よれば、アクティブ領域の表面が彎曲した形となるので
、その彎曲によりマスク幅以上に広いアクティブ領域と
することができる。したがって、例えばメモリセルを有
するデバイスにおいて、メモリセルの縮小化を素子分離
上から妨害することをなくし、メモリセルの縮小化に大
きく貢献する。
各領域の増減を相殺させてマスク通りのアクティブ領域
幅およびフィールド領域幅を実現でき、アクティブ領域
の減少を防止できる。そればかりか、この発明の方法に
よれば、アクティブ領域の表面が彎曲した形となるので
、その彎曲によりマスク幅以上に広いアクティブ領域と
することができる。したがって、例えばメモリセルを有
するデバイスにおいて、メモリセルの縮小化を素子分離
上から妨害することをなくし、メモリセルの縮小化に大
きく貢献する。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の方法と本発明の一実施
例の方法とでの各領域の寸法の違いを説明するための断
面図、第３図は従来のＬＯＣＯ３法による素子分離を示
す工程断面図である。 １１・・・Ｐ型シリコン基板、１３・・・窒化膜、１４
・・・フィールド酸化膜、１６・・・熱窒化膜、１９・
・・フィールド酸化膜。 ポし東のＬＯＣＯＳジＩ′−よろ素子令難第３図
示す工程断面図、第２図は従来の方法と本発明の一実施
例の方法とでの各領域の寸法の違いを説明するための断
面図、第３図は従来のＬＯＣＯ３法による素子分離を示
す工程断面図である。 １１・・・Ｐ型シリコン基板、１３・・・窒化膜、１４
・・・フィールド酸化膜、１６・・・熱窒化膜、１９・
・・フィールド酸化膜。 ポし東のＬＯＣＯＳジＩ′−よろ素子令難第３図
Claims (1)
- 【特許請求の範囲】 （ａ）半導体基板のフィールド領域となる部分の表面に
第１の耐酸化性膜を形成する工程と、 （ｂ）その第１の耐酸化性膜をマスクとして熱酸化する
ことにより、基板のアクティブ領域となる部分にフィー
ルド酸化膜を形成する工程と、 （ｃ）そのフィールド酸化膜を除去し、さらに前記第１
の耐酸化性膜を除去する一方、前記フィールド酸化膜を
除去した部分に第２の耐酸化性膜を形成する工程と、 （ｄ）その第２の耐酸化性膜をマスクとして、前記第１
の耐酸化性膜が除去された基板のフィールド領域となる
部分を熱酸化し、フィールド酸化膜を形成する工程と、 （ｅ）その後、前記第２の耐酸化性膜を除去し、その下
の基板のアクティブ領域を露出させる工程とを具備して
なる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29744089A JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29744089A JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159240A true JPH03159240A (ja) | 1991-07-09 |
| JP2957612B2 JP2957612B2 (ja) | 1999-10-06 |
Family
ID=17846549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29744089A Expired - Fee Related JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957612B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654227A (en) * | 1996-01-23 | 1997-08-05 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| US6610581B1 (en) | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
-
1989
- 1989-11-17 JP JP29744089A patent/JP2957612B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654227A (en) * | 1996-01-23 | 1997-08-05 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| US6090727A (en) * | 1996-01-23 | 2000-07-18 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| US6610581B1 (en) | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2957612B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019526A (en) | Method of manufacturing a semiconductor device having a plurality of elements | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH0516173B2 (ja) | ||
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS6242382B2 (ja) | ||
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JP3891917B2 (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| KR100318426B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS59181639A (ja) | 半導体装置の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JP5187988B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01125845A (ja) | 半導体装置の素子分離方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |