KR100318426B1 - 반도체소자의소자분리막제조방법 - Google Patents
반도체소자의소자분리막제조방법 Download PDFInfo
- Publication number
- KR100318426B1 KR100318426B1 KR1019940004865A KR19940004865A KR100318426B1 KR 100318426 B1 KR100318426 B1 KR 100318426B1 KR 1019940004865 A KR1019940004865 A KR 1019940004865A KR 19940004865 A KR19940004865 A KR 19940004865A KR 100318426 B1 KR100318426 B1 KR 100318426B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- semiconductor substrate
- pad oxide
- forming
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 제조 방법에 관한 것으로, 반도체기판상에 패드산화막을 형성하는 단계, 상기 패드산화막상에 질화막을 형성하면서 상기 패드산화막의 소정 부분을 질화시켜 상기 패드산화막과 반도체기판의 계면에 실리콘질화산화막을 형성하는 단계, 상기 질화막, 패드산화막 및 실리콘질화산화막을 선택적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 단계, 및 상기 노출된 반도체기판을 습식산화시켜 필드산화막을 형성하는 단계를 포함하여 이루어진다.
상술한 본 발명은 필드산화막 형성시 실리콘질화산화막이 버즈비크의 생성을 억제하여 활성영역이 넓은 고집적 소자용 소자분리막을 제조할 수 있는 효과가 있다.
Description
본 발명은 버즈비크(Bird's beak)를 최소화하는 반도체 소자의 소자 분리막제조 방법에 관한 것이다.
필드산화막을 형성하는 종래의 LOCOS(Local Oxidation of Silicon) 구조는 반도체기판상에 패드산화막(Pad oxide)을 형성하고 패드산화막상에 질화막 (nitride)을 증착한 후, 소자 분리막 형성 지역을 오픈한 후 습식 산화로 반도체기판을 산화시키므로써 필드산화막을 형성한다.
그러나, 종래의 필드산화막 형성 방법은 반도체 기판과 패드산화막의 계면을 따라 버즈 비크가 형성되어 반도체기판의 활성영역 면적이 감소되는 문제점이 있다.
이러한 문제점을 극복하기 위하여 얇은 패드산화막과 다결정실리콘막으로 구성된 버퍼층(Buffer layer)을 사용한 많은 연구가 지속되고 있는 실정이나 고집적소자를 제조하는데 있어 한계점이 도달하는 문제점이 있다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 버즈비크를 최소화하여 활성영역을 최대화하여 고집적 소자를 제조할 수 있는 반도체 소자의 소자분리막 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체기판상에 패드산화막을 형성하는 단계, 상기 패드산화막상에 질화막을 형성하면서 상기 패드산화막의 소정 부분을 질화시켜 상기 패드산화막과 반도체기판의 계면에 실리콘질화산화막을 형성하는 단계, 상기 질화막, 패드산화막 및 실리콘질화산화막을 선택적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 단계, 및 상기 노출된 반도체기판을 습식산화시켜 필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제 1A 도 내지 제 1F 도를 참조하여 본 발명에 따른 일실시예를 상세히 설명하면 다음과 같다.
먼저, 제 1A 도에 도시된 바와 같이, 반도체기판(1)상에 페드산화막(2)을 100Å∼200Å의 두께로 형성한다.
제 1B 도에 도시된 바와 같이, 반도체기판(1)과 패드산화막(2)의 계면에 실리콘산화질화막(SiOxNy)(3)을 형성한다.
이 때, 실리콘산화질화막(3)을 형성하는 방법은, 패드산화막(2) 형성후 800℃ 이상의 온도로 NH3분위기에서 프리어닐링(Pre-annealing)하거나, 후속 질화막 (4) 증착시 인시튜(In-situ) 공정으로 565℃∼750℃의 NH3분위기에서 어닐링하여 반도체기판(1)과 패드산화막(2)의 계면에 실리콘산화질화막(3)을 50Å 이상의 두께로 형성한다.
제 1C 도에 도시된 바와 같이, 패드산화막(2)상에 질화막(4)을 형성한다.
제 1D 도에 도시된 바와 같이, 질화막(4)상에 마스크 작업을 하여 감광막(5)패턴을 형성한다.
제 1E 도에 도시된 바와 같이, 감광막(5) 패턴을 사용하여 하부의 질화막 (4), 패드산화막(2) 및 실리콘산화질화막(3)를 순차적으로 패턴닝한다. 이 때, 식각잔류물(6)들이 반도체기판(1)의 표면에 잔류한다.
후속 공정으로 감광막(5) 패턴을 제거한 후 질화막(4), 패드산화막(2) 및 실리콘산화질화막(3)의 식각 공정에서 발생되는 식각잔류물(6)을 H2SO4과 H2O2의 혼합 용액으로 130℃ 이상에서 세정하여 제거한다.
제 1F 도에 도시된 바와 같이, 노출되어 있는 반도체기판(1)을 습식산화하여 필드산화막(7)를 형성한다.
상기와 같이 이루어지는 본 발명은 기존의 단순한 LOCOS구조를 이용하면서패드산화막(2) 형성후 전면에 NH3분위기에서 프리어닐링 또는 패드산화막(2)상에 질화막(4) 증착시 패드산화막(2)을 어닐링하여 반도체기판(1)과 패드산화막(2)의 계면에 실리콘산화질화막(3)을 형성한다.
이와 같이, 패드산화막(2)의 하부 소정 두께를 질화시켜 실리콘산화질화막 (3)을 형성하므로써 후속 필드산화막(7) 형성시, 반도체기판(1) 표면에 적제(Pile-up)된 질소로 인해 필드산화막(7)의 측면 확산 즉, 산소의 측면 산화를 방지하여 필드산화막(7)의 버즈비크의 생성을 억제하여 활성영역의 크기를 증가시킬 수 있다.
상술한 것처럼, 버즈비크의 생성을 억제할 수 있어 활성영역이 넓은 고집적소자용 필드산화막을 형성할 수 있는 효과가 있다.
제 1A 도 내지 제 1F 도는 본 발명에 따른 반도체 소자의 필드산화막 형성 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2 : 패드산화막
3 : 실리콘산화질화막 4 : 질화막
5 : 감광막 6 : 식각잔류물
7 : 필드산화막
Claims (4)
- 반도체소자의 소자 분리막 제조 방법에 있어서,반도체기판상에 패드산화막을 형성하는 단계;상기 패드산화막상에 질화막을 형성하면서 상기 패드산화막의 소정 부분을 질화시켜 상기 패드산화막과 반도체기판의 계면에 실리콘질화산화막을 형성하는 단계:상기 질화막, 패드산화막 및 실리콘질화산화막을 선택적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 단계; 및상기 노출된 반도체기판을 습식산화시켜 필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제 1 항에 있어서,상기 실리콘질화산화막을 형성하는 단계는,상기 질화막 형성전 800℃ 이상의 온도로 NH3분위기에서 프리어닐링하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제 1 항에 있어서,상기 실리콘질화산화막을 형성하는 단계는,상기 질화막 증착시 인시튜 공정으로 565℃∼750℃의 NH3분위기에서 어닐링하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제 1 항에 있어서,상기 필드산화막 형성전에,상기 질화막, 패드산화막 및 실리콘산화질화막을 식각한 후 상기 노출된 반도체기판에 잔류하는 식각잔류물을 H2SO4와 H2O2의 혼합용액으로 130℃ 이상에서 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004865A KR100318426B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체소자의소자분리막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004865A KR100318426B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체소자의소자분리막제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100318426B1 true KR100318426B1 (ko) | 2002-04-22 |
Family
ID=71783153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940004865A KR100318426B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체소자의소자분리막제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100318426B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040025187A (ko) * | 2002-09-18 | 2004-03-24 | 삼성전자주식회사 | 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법 |
-
1994
- 1994-03-11 KR KR1019940004865A patent/KR100318426B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040025187A (ko) * | 2002-09-18 | 2004-03-24 | 삼성전자주식회사 | 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677234A (en) | Methods of forming isolated semiconductor device active regions | |
| JPS6228578B2 (ko) | ||
| KR100318426B1 (ko) | 반도체소자의소자분리막제조방법 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| US5940720A (en) | Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| US6197662B1 (en) | Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods | |
| US6403428B1 (en) | Method of forming shallow trench isolation | |
| KR100216262B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR970000649B1 (ko) | 반도체 장치의 필드 산화막 형성방법 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| KR100464939B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100324813B1 (ko) | 반도체소자의소자분리산화막제조방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100227189B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100189974B1 (ko) | 반도체장치의 pbl 소자분리 방법 | |
| KR940001401B1 (ko) | 산화 방지막 | |
| KR100227188B1 (ko) | 반도체 소자의 격리방법 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
| JPS6194338A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |