KR100216262B1 - 반도체장치의 소자분리방법 - Google Patents

반도체장치의 소자분리방법 Download PDF

Info

Publication number
KR100216262B1
KR100216262B1 KR1019960041580A KR19960041580A KR100216262B1 KR 100216262 B1 KR100216262 B1 KR 100216262B1 KR 1019960041580 A KR1019960041580 A KR 1019960041580A KR 19960041580 A KR19960041580 A KR 19960041580A KR 100216262 B1 KR100216262 B1 KR 100216262B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
buffer layer
nitride film
semiconductor substrate
Prior art date
Application number
KR1019960041580A
Other languages
English (en)
Other versions
KR19980022422A (ko
Inventor
박건식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960041580A priority Critical patent/KR100216262B1/ko
Publication of KR19980022422A publication Critical patent/KR19980022422A/ko
Application granted granted Critical
Publication of KR100216262B1 publication Critical patent/KR100216262B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Abstract

본 발명은 반도체장치의 소자분리방법에 관한 것으로서 반도체기판 상에 패드산화막과 질화막을 순차적으로 형성하고 패터닝하여 필드 영역을 한정하는 공정과, 사익 패드산화막의 노출된 부분과 질화막 상에 버퍼층을 형성하는 공정과, 상기 반도체기판의 상기 필드영역을 산화하여 필드산화막을 형성하는 공정과, 상기 질화막과 상기 필드산화막 상의 버퍼층을 제거하는 공정과, 상기 질화막과 패드산화막을 제거하는 공정을 구비한다. 따라서, 버퍼층에 의해 패드산화막과 질화막 사이의 계면에 산소(O2)가 확산되는 것을 억제하여 필드산화막의 크기 증가와 버즈 비크의 생성을 방지할 수 있으며, 또한, 버퍼층 제거시 필드산화막이 제거되도록 과도 식각하므로 필드산화막과 소자의 활성영역 내의 반도체기판 사이의 단차를 감소시킬 수 있다.

Description

반도체자치의 소자분리방법
제1도(a) 내지 (c)는 종래 기술에 따른 반도체장치의 소자분리방법을 도시하는 공정도
제2도(a) 내지 (d)는 본 발명에 따른 반도체장치의 소자분리방법을 도시하는 공정도
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 23 : 패드산화막
25 : 질화막 27 : 감광막
29 : 버퍼층 31 : 필드산화막
본 발명은 반도체장치의 소자분리방법에 관한 것으로서, 특히, 버즈 비크(bird s beak)의 생성을 방지하고 활성영역과 단차를 감소할 수 있는 반도체장치의 소자분리방법에 관한 것이다.
반도체장치에 있어서 소자들 사이의 전기적인 분리는 각 소자의 동작과 집적회로의 고집적화에 많은 영향을 끼친다. 그러므로, 반도체장치는 소자들 사이에 소자를 분리하는 두꺼운 필드산화막을 선택산화방법인 LOcOS (Local Oxidation of Silicon)방법에 의해 형성하여 소자들을 전기적으로 분리하는 방법이 개발되었다.
제1도(a) 내지 (c)는 종래 기술에 따른 반도체장치의 소자분리방법을 시도하는 공정도이다.
제1도(a)를 참조하면, 반도체기판(11)의 표면에 패드산화막(13)과 질화막(15)을 순차적으로 형성한다. 그리고, 질화막(15)의 상부에 감광물질을 회전 도포한 후 노광 및 현상에 의해 이 질화막(15)의 소정 부분을 노출시키는 감광막(17)을 형성한다.
제1도(b)를 참조하면, 상기 감광막(17)을 마스크로 사용하여 질화막(15)의 노출된 부분을 패드산화막(13)이 노출되도록 식각한다. 이 때, 질화막(15)을 패드산화막(13)이 소정 두께 제거되도록 과도 식각(overetch)한다. 그리고, 질화막(15)상의 감광막(17)을 제거한다.
제1도(c)를 참조하면, 패드산화막(13)의 노출된 부분을 고온에서 장시간 산화하여 소자의 활성영역을 한정하는 필드산화막(19)을 형성한다. 이 때, 질화막(15)상에는 산화막이 형성되지 않는다. 그리고, 질화막(15)과 패드산화막(13)을 습식 식각으로 제거하여 반도체기판(11)의 소자의 활성영역을 노출시킨다.
그러나, 상술한 종래의 소자분리방법은 필드산화막을 형성하기 위한 열산화시 수직 방향 뿐만 아니라 질화막과 패드산화막 사이의 계면을 따라 수평 방향으로도 산화되므로 필드산화막의 크기가 증가되며 버즈 비크가 생성되는 문제점이 있었다. 또한, 반도체기판의 표면이 내부 보다 산화 속도가 빠르므로 필드산화막의 표면이 상부 표면과 반도체기판의 활성영역의 단차가 크게되는 문제점이 있었다.
따라서, 본 발명의 목적은 수평 방향으로 산화되는 것을 억제하여 필드산화막의 크기의 증가와 버즈 비크가 생성되는 것을 방지할 수 있는 반도체장치의 소자분리 방법을 제공함에 있다.
본 발명의 다른 목적은 필드산화막의 상부 표면과 반도체기판의 활성영역의 단차를 감소시킬 수 있는 반도체장치의 소자분리방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 소자분리방법은 반도체기판 상에 패드산화막과 질화막을 순차적으로 형성하고 패터닝하여 필드 영역을 한정하는 공정과, 상기 패드산화막의 노출된 부분과 질화막 상에 버퍼층을 형성하는 공정과, 상기 반도체기판의 상기 필드영역을 산화하여 필드산화막을 형성하는 공정과, 상기 질화막과 상기 필드산화막 상의 버퍼층을 제거하는 공정과, 상기 질화막과 패드산화막을 제거하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (d)는 본 발명에 따른 반도체장치의 소자분리바업ㅂ을 도시하는 제조공정도이다.
제2도(a)를 참조하면, 반도체기판(21) 상에 열산화 방법으로 패드산화막(23)을 형성하고, 이 패드산화막(23) 상에 화학기상증착(chemical vapor deposition: 이하, cVd라 칭함) 방법으로 질화막(25)을 형성한다. 그리고, 질화막(25)의 상부에 감광물질을 회전 도포한 후 노광 및 현상에 의해 이 질화막(25)의 소정 부분을 노출시키는 감광막(27)을 형성한다.
제2도(b)를 참조하면, 상기 감광막(27)을 마스크로 사용하여 질화막(25)의 노출된 부분을 패드산화막(23)이 노출되도록 식각한다. 이 때, 질화막(25)을 패드산화막(23)이 소정 두께 제거되도록 과도 식각한다. 그리고, 질화막(25) 상의 감광막(27)을 제거한 후 패드산화막(23)의 노출된 부분과 질화막(25) 상에 100∼500 정도 두께의 버퍼층(29)을 형성한다. 상기에서, 버퍼층(29)을 산화실리콘, 또는, 다결정실리콘을 cVd방법으로 증착하여 형성한다.
제2도(c)를 참조하면, 질화막(25)이 형성되지 않은 부분의 패드산화막(23)을 고온에서 장시간 산화하여 소자의 활성영역을 한정하는 필드산화막(31)을 형성한다. 이 때, 버퍼층(29)이 다결정실리콘으로 형성되어 있다면 산화되는데, 이 버퍼층(29)은 패드산화막(23) 및 질화막(25)를 덮어 산소(O2)가 계면으로 확산되는 것을 방지한다. 그러므로, 필드산화막(31)이 수평 방향으로 성장되지 않아 크기의 증가와 버즈 비크의 생성을 방지한다.
제2도(d)를 참조하면, 질화막(25)과 필드산화막(31) 상의 버퍼층(29)을 에치백하여 제거한다. 상기에서 버퍼층(29) 제거시 필드산화막(31)도 제거되도록 과도 식각하여 이 필드산화막(31)과 소자의 활성영역 내의 반도체기판(21) 사이의 단차를 감소시킨다. 그리고, 질화막(25)과 패드산화막(23)을 습식 식각 방법으로 제거한다.
상술한 바와 같이 본 발명에 따른 소자분리방법은 반도체기판 상에 패드산화막과 이 패스산화막 상에 소정 부분이 노출된 질화막을 순차적으로 형성하고, 이 패드산화막과 질화막의 상부에 산화실리콘 도는 다결정실리콘으로 이루어진 버퍼층을 형성한 후 고온에서 장시간 동안 산화하여 소자의 활성영역을 한정하는 필드산화막을 형성함과 동시에 버퍼층을 산화시키고 이 버퍼층을 필드산화막이 소정 두께 제거되도록 과도 식각하고 질화막과 패드산화막을 습식 식각 방법으로 제거한다.
따라서, 본 발명은 버퍼층에 의해 패드산화막과 질화막 사이의 계면에 산소(O2)가 확산되는 것을 억제하여 필드산화막의 크기 증가와 버즈 비크의 생성을 방지할 수 있는 잇점이 있다. 또한, 버퍼층 제거시 필드산화막이 제거되도록 과도 식각하므로 필드산화막과 소자의 활성영역 내의 반도체기판 사이의 단차를 감소시킬 수 있는 잇점이 있다.

Claims (4)

  1. 반도체기판 상에 패드산화막과 질화막을 순차적으로 형성하고 패터닝하여 필드 영역을 한정하는 공정과, 상기 패드산화막의 노출된 부분과 질화막 상에 버퍼층을 형성하는 공정과, 상기 반도체기판의 상기 필드영역을 산화하여 필드산화막을 형성하는 공정과, 상기 질화막과 상기 필드산화막 상의 버퍼층을 제거하는 공정과, 상기 질화막과 패드산화막을 제거하는 공정을 구비하는 반도체장치의 소자분리 방법.
  2. 제1항에 있어서, 상기 버퍼층을 산화실리콘 또는 다경정실리콘을 증착하여 형성하는 반도체장치의 소자분리방법.
  3. 제2항에 있어서, 상기 버퍼층을 100∼500 의 두께로 형성하는 반도체장치의 소자분리방법.
  4. 제1항에 있어서, 상기 버퍼층 제거시 상기 필드산화막도 제거되도록 과도 식각하는 반도체장치의 소자분리방법.
KR1019960041580A 1996-09-23 1996-09-23 반도체장치의 소자분리방법 KR100216262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960041580A KR100216262B1 (ko) 1996-09-23 1996-09-23 반도체장치의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041580A KR100216262B1 (ko) 1996-09-23 1996-09-23 반도체장치의 소자분리방법

Publications (2)

Publication Number Publication Date
KR19980022422A KR19980022422A (ko) 1998-07-06
KR100216262B1 true KR100216262B1 (ko) 1999-08-16

Family

ID=19474820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041580A KR100216262B1 (ko) 1996-09-23 1996-09-23 반도체장치의 소자분리방법

Country Status (1)

Country Link
KR (1) KR100216262B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008698B1 (ko) * 1992-06-09 1995-08-04 현대전자산업 주식회사 반도체소자의 필드산화막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008698B1 (ko) * 1992-06-09 1995-08-04 현대전자산업 주식회사 반도체소자의 필드산화막 형성방법

Also Published As

Publication number Publication date
KR19980022422A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100216262B1 (ko) 반도체장치의 소자분리방법
KR19980022421A (ko) 반도체장치의 소자분리방법
US6465326B2 (en) Methods of forming field oxide and active area regions on a semiconductor substrate
JPH06163528A (ja) 半導体装置の製造方法
US5940720A (en) Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100227188B1 (ko) 반도체 소자의 격리방법
JPH05304143A (ja) 素子分離領域の形成方法
KR100318426B1 (ko) 반도체소자의소자분리막제조방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100439107B1 (ko) 반도체소자의 소자분리막 형성방법
KR100242525B1 (ko) 반도체장치의 소자격리방법
KR100202177B1 (ko) 반도체장치의 소자분리영역 형성방법
KR100196422B1 (ko) 반도체장치의 소자분리 영역의 형성방법
KR100253268B1 (ko) 반도체 소자 절연방법
KR100419873B1 (ko) 반도체소자의 격리방법
KR100266024B1 (ko) 반도체장치의소자격리방법
KR100419877B1 (ko) 반도체 장치의 소자 분리 방법
KR940001401B1 (ko) 산화 방지막
KR100249167B1 (ko) 격리막 형성 방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR100221633B1 (ko) 소자격리 방법
KR19990031358A (ko) 반도체장치의 소자격리방법
KR19990009997A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee