JPH0443663A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0443663A JPH0443663A JP15205990A JP15205990A JPH0443663A JP H0443663 A JPH0443663 A JP H0443663A JP 15205990 A JP15205990 A JP 15205990A JP 15205990 A JP15205990 A JP 15205990A JP H0443663 A JPH0443663 A JP H0443663A
- Authority
- JP
- Japan
- Prior art keywords
- protruding part
- semiconductor substrate
- insulating region
- convex portion
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract 6
- 238000005121 nitriding Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 241000293849 Cordylanthus Species 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、選択酸化技術による素子分離形成時のバーズ
ビークを発生させない高集積度の半導体装置およびその
製造方法に関する。
ビークを発生させない高集積度の半導体装置およびその
製造方法に関する。
従来の技術
近年、半導体装置の素子分離方法として容易に形成でき
る選択酸化技術が利用されている。
る選択酸化技術が利用されている。
以下、その構成について第２図を参照しながら説明する
。第２図において、１１はノリコン等からなる半導体基
板、１２は半導体基板１１とノリコン窒化膜１３の密着
性を向上させるためのノリコン酸化膜、１４は半導体基
板１１が選択酸化された選択酸化膜からなる素子間分離
絶縁領域である。１５は寄生トランジスタを防肚するた
めのイオン注入により形成された高濃度不純物層である
。
。第２図において、１１はノリコン等からなる半導体基
板、１２は半導体基板１１とノリコン窒化膜１３の密着
性を向上させるためのノリコン酸化膜、１４は半導体基
板１１が選択酸化された選択酸化膜からなる素子間分離
絶縁領域である。１５は寄生トランジスタを防肚するた
めのイオン注入により形成された高濃度不純物層である
。
以−Ｌのように構成された゛Ｖ導体装置について以下に
その作用を説明する。
その作用を説明する。
まず半導体基板１１の表面にノリコン酸化膜１２を堆積
させる。つぎに／リコン窒化膜１３を堆積させ、選択酸
化しようとする部分のノリコン窒化膜１３をフォトエツ
チング工程により取り除く。
させる。つぎに／リコン窒化膜１３を堆積させ、選択酸
化しようとする部分のノリコン窒化膜１３をフォトエツ
チング工程により取り除く。
つぎに寄生トランジスタを防止するため、イオン注入に
より高濃度不純物層１５を形成し、酸化雰囲気に入れる
ことによりシリコン窒化膜１３のない部分の半導体基板
１１が酸化され、シリコン酸化膜からなる素子間分離絶
縁領域１４が形成される。
より高濃度不純物層１５を形成し、酸化雰囲気に入れる
ことによりシリコン窒化膜１３のない部分の半導体基板
１１が酸化され、シリコン酸化膜からなる素子間分離絶
縁領域１４が形成される。
発明が解決しようとする課題
このような従来の半導体装置では、バターニングされた
シリコン窒化膜１３の端部で、シリコン窒化膜１３下の
シリコン基板まで酸化され、いわゆるバーズビークが発
生し、横方向の広がりのため半導体装置の集積度が上が
らないという課題があった。
シリコン窒化膜１３の端部で、シリコン窒化膜１３下の
シリコン基板まで酸化され、いわゆるバーズビークが発
生し、横方向の広がりのため半導体装置の集積度が上が
らないという課題があった。
本発明は上記課題を解決するもので、素子間分離絶縁領
域の形状や司法の制御を向上させ、集積度の高い半導体
装置およびその製造方法を提供することを目的とする。
域の形状や司法の制御を向上させ、集積度の高い半導体
装置およびその製造方法を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、半導体基板上の所
定部分に凸部を形成し、その凸部またはその凸部の一部
を素子間分離絶縁領域とした構成からなる。
定部分に凸部を形成し、その凸部またはその凸部の一部
を素子間分離絶縁領域とした構成からなる。
作用
本発明は上記した構成により、選択酸化時に酸化される
材料である半導体基板に凸部を設けたことで、横方向へ
の酸化が防止でき、素子間分離絶縁領域の寸法精度が向
上され、半導体素子領域との区別が明確になり、集積度
を高くすることかできる。
材料である半導体基板に凸部を設けたことで、横方向へ
の酸化が防止でき、素子間分離絶縁領域の寸法精度が向
上され、半導体素子領域との区別が明確になり、集積度
を高くすることかできる。
実施例
以下、本発明の一実施例について、第１図を参照しなが
ら説明する。
ら説明する。
第１図において、１はシリコン等からなる半導体基板、
２は半導体基板１とシリコン窒化膜３の密着性を向上さ
せるためのシリコン酸化膜、４は寄生トランジスタを防
止するためのイオン注入により形成された高濃度不純物
層、５は半導体基板１が選択酸化されたシリコン酸化膜
からなる素子間分離絶縁領域である。
２は半導体基板１とシリコン窒化膜３の密着性を向上さ
せるためのシリコン酸化膜、４は寄生トランジスタを防
止するためのイオン注入により形成された高濃度不純物
層、５は半導体基板１が選択酸化されたシリコン酸化膜
からなる素子間分離絶縁領域である。
以上のように本実施例では、選択酸化時に酸化される月
利であるシリコン基板を、あらかしめフォトエノチング
工程にて凸部を設けたことで、シリコン窒化膜３をマス
クとして半導体基板１を選択酸化した時に、横方向への
酸化を防止でき、素子間分離絶縁領域５の司法を小さく
して精度良く形成することができる。それゆえ集積度を
高くすることが可能となる。
利であるシリコン基板を、あらかしめフォトエノチング
工程にて凸部を設けたことで、シリコン窒化膜３をマス
クとして半導体基板１を選択酸化した時に、横方向への
酸化を防止でき、素子間分離絶縁領域５の司法を小さく
して精度良く形成することができる。それゆえ集積度を
高くすることが可能となる。
なお、本実施例では、半導体基板をシリコン基板とした
が、酸化されることで絶縁体となりうる半導体であれば
、化合物半導体を含めて何でも良い。また素子間分離絶
縁領域５を形成する手段として酸化する方法を用いたが
、窒化等の絶縁膜形成なら何でも良い。ただしこの場合
、マスクとしての／リコン窒化膜は、他の材質に変わる
ことがある。
が、酸化されることで絶縁体となりうる半導体であれば
、化合物半導体を含めて何でも良い。また素子間分離絶
縁領域５を形成する手段として酸化する方法を用いたが
、窒化等の絶縁膜形成なら何でも良い。ただしこの場合
、マスクとしての／リコン窒化膜は、他の材質に変わる
ことがある。
発明の効果
以上の実施例から明らかなように本発明によれば、半導
体基板上の所定部分に凸部を形成し、その凸部またはそ
の凸部の一部を素子間分離絶縁領域としているので、選
択酸化特に発生するバーズビークをなくすことができ、
半導体素子領域との区別が明確となることで、集積度の
高い半導体装置を提供できる。
体基板上の所定部分に凸部を形成し、その凸部またはそ
の凸部の一部を素子間分離絶縁領域としているので、選
択酸化特に発生するバーズビークをなくすことができ、
半導体素子領域との区別が明確となることで、集積度の
高い半導体装置を提供できる。
第】図＋ａｌ〜ｆｃｌは本発明の一実施例の半導体装置
の主要工程断面図、第２図（ａｌ、 ｔｂ）は従来の半
導体装置の主要工程断面図である。 １・・・半導体基板、５・・・・・・素子間分離絶縁領
域或。
の主要工程断面図、第２図（ａｌ、 ｔｂ）は従来の半
導体装置の主要工程断面図である。 １・・・半導体基板、５・・・・・・素子間分離絶縁領
域或。
Claims (2)
- （１）半導体基板上の所定部分に凸部を形成し、その凸
部またはその凸部の一部を素子間分離絶縁領域とした半
導体装置。 - （２）半導体基板上の所定部分にフォトエッチングによ
り凸部を形成する工程と、その凸部を含む前記半導体基
板上に、選択的に素子間分離絶縁領域を形成する時のマ
スクとなる薄膜を形成する工程と、その薄膜の前記凸部
上の部分またはその凸部上の一部分をフォトエッチング
により除去する工程と、その薄膜が除去された部分から
酸化または窒化等の方法により前記凸部またはその凸部
の一部に素子間分離絶縁領域を形成する工程とを有する
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205990A JPH0443663A (ja) | 1990-06-11 | 1990-06-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205990A JPH0443663A (ja) | 1990-06-11 | 1990-06-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443663A true JPH0443663A (ja) | 1992-02-13 |
Family
ID=15532158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15205990A Pending JPH0443663A (ja) | 1990-06-11 | 1990-06-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256589A (en) * | 1991-05-10 | 1993-10-26 | Sony Corporation | Method of improving the flatness of wiring layer |
-
1990
- 1990-06-11 JP JP15205990A patent/JPH0443663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256589A (en) * | 1991-05-10 | 1993-10-26 | Sony Corporation | Method of improving the flatness of wiring layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US4160260A (en) | Planar semiconductor devices and method of making the same | |
| JPS62130558A (ja) | 集積回路装置の製法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH0312785B2 (ja) | ||
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| US4942449A (en) | Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JPS6242382B2 (ja) | ||
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| EP0002107A2 (en) | Method of making a planar semiconductor device | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPH0250430A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPS6266645A (ja) | 半導体装置およびその製造方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 |