JP2957612B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2957612B2 JP2957612B2 JP29744089A JP29744089A JP2957612B2 JP 2957612 B2 JP2957612 B2 JP 2957612B2 JP 29744089 A JP29744089 A JP 29744089A JP 29744089 A JP29744089 A JP 29744089A JP 2957612 B2 JP2957612 B2 JP 2957612B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- film
- region
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に係り、特に素子分
離に関するものである。
離に関するものである。
（従来の技術） 従来、半導体装置における素子分離は一般にLOCOS法
により行われている。そのLOCOS法による素子分離の一
例を第３図に示し、以下説明する。
により行われている。そのLOCOS法による素子分離の一
例を第３図に示し、以下説明する。
まず、Ｐ型シリコン基板１上に酸化膜２を形成する。
その上に窒化膜３をCVDで形成し、これを前記酸化膜２
とともにパターニングして、基板１のアクティブ領域と
なる部分にのみ残す。次に、窒化膜３をマスクとして、
基板１のフィールド領域となる部分にチャネルストップ
形成用の不純物４（ボロンイオン）をイオン注入により
打込む。（第３図（ａ）） その後、窒化膜３をマスクとして熱酸化を行う。これ
により基板１のフィールド領域となる部分に前記不純物
４によりP+型のチャネルストッパ領域５が形成されると
ともに、熱酸化により厚いフィールド酸化膜６が形成さ
れる。（第３図（ｂ）） その後、アクティブ領域の窒化膜３と酸化膜２をエッ
チングにより除去する。（第３図（ｃ））。
その上に窒化膜３をCVDで形成し、これを前記酸化膜２
とともにパターニングして、基板１のアクティブ領域と
なる部分にのみ残す。次に、窒化膜３をマスクとして、
基板１のフィールド領域となる部分にチャネルストップ
形成用の不純物４（ボロンイオン）をイオン注入により
打込む。（第３図（ａ）） その後、窒化膜３をマスクとして熱酸化を行う。これ
により基板１のフィールド領域となる部分に前記不純物
４によりP+型のチャネルストッパ領域５が形成されると
ともに、熱酸化により厚いフィールド酸化膜６が形成さ
れる。（第３図（ｂ）） その後、アクティブ領域の窒化膜３と酸化膜２をエッ
チングにより除去する。（第３図（ｃ））。
（発明が解決しようとする課題） しかしながら、上記のような従来のLOCOS法による素
子分離では、フィールド酸化膜６の形成時に窒化膜３の
エッヂ部分に炭素が侵入してバーズビークが形成される
から、アクティブ領域が減少する問題点があった。この
アクティブ領域の減少は、その分予めアクティブ領域を
大きくして設計しておかなければならなくなるので、例
えばメモリセルを有するデバイスにおいてメモリセルの
縮小化を妨げる結果となる。
子分離では、フィールド酸化膜６の形成時に窒化膜３の
エッヂ部分に炭素が侵入してバーズビークが形成される
から、アクティブ領域が減少する問題点があった。この
アクティブ領域の減少は、その分予めアクティブ領域を
大きくして設計しておかなければならなくなるので、例
えばメモリセルを有するデバイスにおいてメモリセルの
縮小化を妨げる結果となる。
この発明は上記の点に鑑みなされたもので、アクティ
ブ領域の減少を伴わずに素子分離が可能となる半導体装
置の製造方法を提供することを目的とする。
ブ領域の減少を伴わずに素子分離が可能となる半導体装
置の製造方法を提供することを目的とする。
（課題を解決するための手段） この発明では、半導体基板のフィールド領域となる部
分の表面に第１の耐酸化性膜を形成し、その第１の耐酸
化性膜をマスクとして熱酸化することにより、基板のア
クティブ領域となる部分にフィールド酸化膜を形成し、
そのフィールド酸化膜を除去し、さらに前記第１の耐酸
化性膜を除去する一方、前記フィールド酸化膜を除去し
た部分に第２の耐酸化性膜を形成し、その第２の耐酸化
性膜をマスクとして、前記第１の耐酸化性膜が除去され
た基板のフィールド領域となる部分を熱酸化し、フィー
ルド酸化膜を形成し、その後、前記第２の耐酸化性膜を
除去してその下の基板のアクティブ領域を露出させる。
分の表面に第１の耐酸化性膜を形成し、その第１の耐酸
化性膜をマスクとして熱酸化することにより、基板のア
クティブ領域となる部分にフィールド酸化膜を形成し、
そのフィールド酸化膜を除去し、さらに前記第１の耐酸
化性膜を除去する一方、前記フィールド酸化膜を除去し
た部分に第２の耐酸化性膜を形成し、その第２の耐酸化
性膜をマスクとして、前記第１の耐酸化性膜が除去され
た基板のフィールド領域となる部分を熱酸化し、フィー
ルド酸化膜を形成し、その後、前記第２の耐酸化性膜を
除去してその下の基板のアクティブ領域を露出させる。
（作 用） 上記この発明においては、LOCOS酸化を２回行って、
各々の回で形成されるバーズビークによりアクティブ領
域とフィールド領域の幅の増減を相殺させることによ
り、マスク通りのアクティブ領域幅およびフィールド領
域幅を実現するようになる。また、アクティブ領域の表
面が彎曲した形となるので、幅が実質上広がることにな
る。これらを以下詳述する。
各々の回で形成されるバーズビークによりアクティブ領
域とフィールド領域の幅の増減を相殺させることによ
り、マスク通りのアクティブ領域幅およびフィールド領
域幅を実現するようになる。また、アクティブ領域の表
面が彎曲した形となるので、幅が実質上広がることにな
る。これらを以下詳述する。
半導体基板のフィールド領域となる部分の表面に第１
の耐酸化性膜を形成し、それをマスクとして熱酸化によ
り基板のアクティブ領域となる部分にフィールド酸化膜
を形成すると、該フィールド酸化膜のバーズビークによ
り例えば第１図（ａ）に示すようにアクティブ領域（フ
ィールド酸化膜下の部分）は増大し、その分、第１の耐
酸化性膜下のフィールド領域（酸化膜が形成されていな
い部分）は減少する。次に、前記フィールド酸化膜を除
去して、そこに第２の耐酸化性膜を形成する一方、前記
第１の耐酸化性膜を除去し、その後第２の耐酸化性膜を
マスクとして、前記第１の耐酸化性膜が除去された基板
のフィールド領域となる部分を熱酸化し、フィールド酸
化膜を形成すれば、該フィールド酸化膜のバーズビーク
により例えば第１図（ｄ）に示すようにフィールド領域
（フィールド酸化膜を形成した部分）は広がり、その分
アクティブ領域（第２の耐酸化性膜下の酸化膜が形成さ
れていない部分）は減少する。結局、アクティブ領域は
２回の熱酸化により「増」，「減」と変化し、フィール
ド領域は「減」，「増」と変化し、各領域とも増減が相
殺されるもので、したがって、アクティブ領域およびフ
ィールド領域とともに、最初に第１の耐酸化性膜（マス
ク）を形成した時に決定される幅で実現されることにな
る。換言すれば、アクティブ領域を減少させることなく
素子分離が可能となる。
の耐酸化性膜を形成し、それをマスクとして熱酸化によ
り基板のアクティブ領域となる部分にフィールド酸化膜
を形成すると、該フィールド酸化膜のバーズビークによ
り例えば第１図（ａ）に示すようにアクティブ領域（フ
ィールド酸化膜下の部分）は増大し、その分、第１の耐
酸化性膜下のフィールド領域（酸化膜が形成されていな
い部分）は減少する。次に、前記フィールド酸化膜を除
去して、そこに第２の耐酸化性膜を形成する一方、前記
第１の耐酸化性膜を除去し、その後第２の耐酸化性膜を
マスクとして、前記第１の耐酸化性膜が除去された基板
のフィールド領域となる部分を熱酸化し、フィールド酸
化膜を形成すれば、該フィールド酸化膜のバーズビーク
により例えば第１図（ｄ）に示すようにフィールド領域
（フィールド酸化膜を形成した部分）は広がり、その分
アクティブ領域（第２の耐酸化性膜下の酸化膜が形成さ
れていない部分）は減少する。結局、アクティブ領域は
２回の熱酸化により「増」，「減」と変化し、フィール
ド領域は「減」，「増」と変化し、各領域とも増減が相
殺されるもので、したがって、アクティブ領域およびフ
ィールド領域とともに、最初に第１の耐酸化性膜（マス
ク）を形成した時に決定される幅で実現されることにな
る。換言すれば、アクティブ領域を減少させることなく
素子分離が可能となる。
また、アクティブ領域は、一旦そこにフィールド酸化
膜を形成してそれを除去しているので、表面は彎曲した
形となる。この彎曲により、アクティブ領域は、前記マ
スクで決まる幅より実際上多少広がったようになる。
膜を形成してそれを除去しているので、表面は彎曲した
形となる。この彎曲により、アクティブ領域は、前記マ
スクで決まる幅より実際上多少広がったようになる。
（実施例） 以下この発明の一実施例を第１図を参照して説明す
る。
る。
第１図（ａ）において、11はＰ型シリコン基板であ
り、まずその表面に酸化膜12を形成する。次にその上に
窒化膜13をCVDで厚さ1500Å程度に形成し、これを前記
酸化膜12とともにパターニングして、基板11のフィール
ド領域となる部分にのみ残す。その後、窒化膜13をマス
クとして熱酸化を行うことにより、基板11のアクティブ
領域となる部分にフィールド酸化膜14を形成する。この
時、フィールド酸化膜14にバーズビークが発生するの
で、該フィールド酸化膜14下の基板部分（アクティブ領
域）は窒化膜13の下に広がり、その分フィールド領域
（窒化膜13下のフィールド酸化膜が形成されていない部
分）は狭まる。
り、まずその表面に酸化膜12を形成する。次にその上に
窒化膜13をCVDで厚さ1500Å程度に形成し、これを前記
酸化膜12とともにパターニングして、基板11のフィール
ド領域となる部分にのみ残す。その後、窒化膜13をマス
クとして熱酸化を行うことにより、基板11のアクティブ
領域となる部分にフィールド酸化膜14を形成する。この
時、フィールド酸化膜14にバーズビークが発生するの
で、該フィールド酸化膜14下の基板部分（アクティブ領
域）は窒化膜13の下に広がり、その分フィールド領域
（窒化膜13下のフィールド酸化膜が形成されていない部
分）は狭まる。
次に、前記窒化膜13をマスクとしてフィールド酸化膜
14を第１図（ｂ）に示すようにドライエッチングとウェ
ットエッチングを利用して除去する。その後、同様に窒
化膜13をマスクとして、前記フィールド酸化膜14が除去
された部分の基板11表面に窒素イオン15をイオン注入す
る。
14を第１図（ｂ）に示すようにドライエッチングとウェ
ットエッチングを利用して除去する。その後、同様に窒
化膜13をマスクとして、前記フィールド酸化膜14が除去
された部分の基板11表面に窒素イオン15をイオン注入す
る。
次に、酸化膜12上の窒化膜13を第１図（ｃ）に示すよ
うにウェットエッチングで除去する。その後、窒素雰囲
気中で1000℃以上のアニールを行うことにより、前記窒
素イオン15が注入された前記フィールド酸化膜14が除去
された部分の基板11表面に熱窒化膜16を約1000〜1500Å
厚に形成する。続いて、その熱窒化膜16をマスクとして
基板11のフィールド領域となる部分にチャネルストッパ
形成用の不純物17（ボロンイオン）をイオン注入により
打込む。
うにウェットエッチングで除去する。その後、窒素雰囲
気中で1000℃以上のアニールを行うことにより、前記窒
素イオン15が注入された前記フィールド酸化膜14が除去
された部分の基板11表面に熱窒化膜16を約1000〜1500Å
厚に形成する。続いて、その熱窒化膜16をマスクとして
基板11のフィールド領域となる部分にチャネルストッパ
形成用の不純物17（ボロンイオン）をイオン注入により
打込む。
その後、前記熱窒化膜16をマスクとして熱酸化を行う
ことにより、第１図（ｄ）に示すように、基板11のフィ
ールド領域となる部分に、前記不純物17によりチャネル
ストッパ領域18を形成すると同時にフィールド酸化膜19
を熱酸化により形成する。この時、このフィールド酸化
膜19にバーズビークが発生するので、このフィールド酸
化膜19が形成された部分であるフィールド領域は前記熱
窒化膜16の下に広がり、その分アクティブ領域（熱窒化
膜16の下のフィールド酸化膜が形成されていない部分）
は狭まる。
ことにより、第１図（ｄ）に示すように、基板11のフィ
ールド領域となる部分に、前記不純物17によりチャネル
ストッパ領域18を形成すると同時にフィールド酸化膜19
を熱酸化により形成する。この時、このフィールド酸化
膜19にバーズビークが発生するので、このフィールド酸
化膜19が形成された部分であるフィールド領域は前記熱
窒化膜16の下に広がり、その分アクティブ領域（熱窒化
膜16の下のフィールド酸化膜が形成されていない部分）
は狭まる。
しかる後、熱窒化膜16をエッチングで第１図（ｅ）に
示すように除去し、その下の基板のアクティブ領域を露
出させる。以上で素子分離を終了する。
示すように除去し、その下の基板のアクティブ領域を露
出させる。以上で素子分離を終了する。
以上の方法においては、第１図（ａ）と第１図（ｄ）
におけるフィールド酸化膜14,19の形成により、アクテ
ィブ領域は「増」，「減」と変化し、フィールド領域は
「減」，「増」と変化する。したがって、２回のフィー
ルド酸化膜の形成を終えた段階では各領域の増減は相殺
されることになり、その結果としてアクティブ領域およ
びフィールド領域は共に、最初に窒化膜13をパターニン
グした時の幅で実現されることになる。
におけるフィールド酸化膜14,19の形成により、アクテ
ィブ領域は「増」，「減」と変化し、フィールド領域は
「減」，「増」と変化する。したがって、２回のフィー
ルド酸化膜の形成を終えた段階では各領域の増減は相殺
されることになり、その結果としてアクティブ領域およ
びフィールド領域は共に、最初に窒化膜13をパターニン
グした時の幅で実現されることになる。
いま、第２図（ａ）に示すように、窒化膜21の幅と窒
化膜21相互間の幅（アクティブ領域とフィールド領域の
幅）を1.0μｍに決めて従来の方法と上記本発明の一実
施例の方法で素子分離を実施したとする。従来の方法に
よれば、フィールド酸化膜を5000Å程度形成すると、バ
ーズビークは片側0.2μｍ程度となるため、1.0μｍでパ
ターニングしても実際のアクティブ領域の幅は第２図
（ｂ）および下記の表に示すように0.6μｍとなり、フ
ィールド領域幅は1.4μｍとなる。これに対して、上記
本発明の一実施例の方法によれば、第２図（ｃ）に示す
ようにアクティブ領域幅およびフィールド領域幅共に1.
0μｍとし得る。
化膜21相互間の幅（アクティブ領域とフィールド領域の
幅）を1.0μｍに決めて従来の方法と上記本発明の一実
施例の方法で素子分離を実施したとする。従来の方法に
よれば、フィールド酸化膜を5000Å程度形成すると、バ
ーズビークは片側0.2μｍ程度となるため、1.0μｍでパ
ターニングしても実際のアクティブ領域の幅は第２図
（ｂ）および下記の表に示すように0.6μｍとなり、フ
ィールド領域幅は1.4μｍとなる。これに対して、上記
本発明の一実施例の方法によれば、第２図（ｃ）に示す
ようにアクティブ領域幅およびフィールド領域幅共に1.
0μｍとし得る。
しかも、本発明の一実施例の方法によれば、アクティ
ブ領域に一担フィールド酸化膜14を形成してそれを除去
しているので、アクティブ領域の表面は第２図（ｃ）に
示すように彎曲した形となる。そして、この彎曲により
アクティブ領域は第２図（ｃ）および下記表中に記すよ
うに1.05にまで広がったものとなる。
ブ領域に一担フィールド酸化膜14を形成してそれを除去
しているので、アクティブ領域の表面は第２図（ｃ）に
示すように彎曲した形となる。そして、この彎曲により
アクティブ領域は第２図（ｃ）および下記表中に記すよ
うに1.05にまで広がったものとなる。
なお、彎曲による凹みは最も深い所で0.2〜0.3μｍと
なるが、この凹みは素子形成、配線の際、特に問題とは
ならない。
なるが、この凹みは素子形成、配線の際、特に問題とは
ならない。
（発明の効果） 以上詳細に説明したように、この発明の方法によれ
ば、各領域の増減を相殺させてマスク通りのアクティブ
領域幅およびフィールド領域幅を実現でき、アクティブ
領域の減少を防止できる。そればかりか、この発明の方
法によれば、アクティブ領域の表面が彎曲した形となる
ので、その彎曲によりマスク幅以上に広いアクティブ領
域とすることができる。したがって、例えばメモリセル
を有するデバイスにおいて、メモリセルの縮小化を素子
分離上から妨害することをなくし、メモリセルの縮小化
に大きく貢献する。
ば、各領域の増減を相殺させてマスク通りのアクティブ
領域幅およびフィールド領域幅を実現でき、アクティブ
領域の減少を防止できる。そればかりか、この発明の方
法によれば、アクティブ領域の表面が彎曲した形となる
ので、その彎曲によりマスク幅以上に広いアクティブ領
域とすることができる。したがって、例えばメモリセル
を有するデバイスにおいて、メモリセルの縮小化を素子
分離上から妨害することをなくし、メモリセルの縮小化
に大きく貢献する。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の方法と本発明の一実施
例の方法とでの各領域の寸法の違いを説明するための断
面図、第３図は従来のLOCOS法による素子分離を示す工
程断面図である。 11……Ｐ型シリコン基板、13……窒化膜、14……フィー
ルド酸化膜、16……熱窒化膜、19……フィールド酸化
膜。
示す工程断面図、第２図は従来の方法と本発明の一実施
例の方法とでの各領域の寸法の違いを説明するための断
面図、第３図は従来のLOCOS法による素子分離を示す工
程断面図である。 11……Ｐ型シリコン基板、13……窒化膜、14……フィー
ルド酸化膜、16……熱窒化膜、19……フィールド酸化
膜。
Claims (1)
- 【請求項１】半導体基板のフィールド領域となる部分の
表面に第１の耐酸化性膜を形成する工程と、 その第１の耐酸化性膜をマスクとして熱酸化することに
より、前記半導体基板のアクティブ領域となる部分に第
１のフィールド酸化膜を形成する工程と、 その第１のフィールド酸化膜を除去することによって、
前記半導体基板のアクティブ領域となる部分の表面が彎
曲した形状を得る工程と、 前記第１の耐酸化性膜を除去する一方、前記第１のフィ
ールド酸化膜を除去した部分に第２の耐酸化性膜を形成
する工程と、 その第２の耐酸化性膜をマスクとして、前記第１の耐酸
化性膜が除去された前記半導体基板の前記フィールド領
域となる部分の前記表面を熱酸化し、第２のフィールド
酸化膜を形成する工程と、 前記第２の耐酸化性膜を除去し、その下の前記半導体基
板表面のアクティブ領域を露出させる工程とを具備して
なる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29744089A JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29744089A JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159240A JPH03159240A (ja) | 1991-07-09 |
| JP2957612B2 true JP2957612B2 (ja) | 1999-10-06 |
Family
ID=17846549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29744089A Expired - Fee Related JP2957612B2 (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957612B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654227A (en) * | 1996-01-23 | 1997-08-05 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| US6610581B1 (en) | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
-
1989
- 1989-11-17 JP JP29744089A patent/JP2957612B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03159240A (ja) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5447885A (en) | Isolation method of semiconductor device | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| EP0284456A1 (en) | Pad oxide protect sealed interface isolation process | |
| JP2957612B2 (ja) | 半導体装置の製造方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH0516173B2 (ja) | ||
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP2729309B2 (ja) | 半導体装置の製造方法 | |
| JPH0897202A (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP2731308B2 (ja) | 半導体装置の製造方法 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JPS62156839A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPS6339103B2 (ja) | ||
| JPS58169935A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |