JP2731308B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特にバイポーラトランジスタのべース領域およ
びエミッタ領域の形成方法に関する。

【０００２】

【従来の技術】 従来、バイポーラトランジスタのべー
ス領域およびエミッタ領域を形成する場合、半導体基板
上に形成されたポリシリコンからの不純物拡散により形
成されている。図４は従来における半導体基板の製造方
法を経時的に示す図である。以下、図面に基づいて説明
する。

【０００３】半導体基板１０上にＬＯＣＯＳ酸化膜２０
を形成し、べース領域およびエミッタ領域を形成する領
域を決めた後、その半導体基板１０上にべース領域形成
用ポリシリコン３０を堆積し、イオン注入を行う。その
後、そのべース領域形成用ポリシリコン３０上にシリコ
ン酸化膜５０を堆積する〔図４（ａ）〕。

【０００４】次に、フォトリソグラフィ技術とエッチン
グ技術により、エミッタ領域を形成するための開口部９
０を形成した後、内部べース領域を形成するためのイオ
ン注入を行うことにより、べース領域１００を形成する
〔図４（ｂ）〕。

【０００５】続いて、この開口部９０を埋めるようシリ
コン酸化膜を堆積し、ドライエッチングによるエッチバ
ックを行うことにより、サイドウォール６１を形成する
〔図４（ｃ）〕。

【０００６】次に、エミッタ領域形成用ポリシリコン４
０を、基板全面に堆積し、イオン注入を行う。その後、
アニールを行うことにより、エミッタ領域１１０を形成
する〔図４（ｄ）〕。

【０００７】以上の工程により、バイポーラトランジス
タのべース領域１００およびエミッタ領域１１０が形成
された、基本的な構造が完成する。

【０００８】

【発明が解決しようとする課題】 ところが、従来の方
法では、べース領域を形成するための開口部の形成時、
および、サイドウォールの形成時にドライエッチングに
さらされるため、基板に溝が形成される等、基板に対す
るダメージが大きく、また、べース領域形成用の不純物
が注入された後に、シリコン酸化膜やポリシリコンの堆
積等の熱処理を行うことにより、プロファイルに影響を
与えるという問題があった。これらの問題は、トランジ
スタの特性を不安定にする要因となっていた。

【０００９】本発明は以上の問題点を解決すべくなされ
たもので、これらの要因を取り除き、トランジスタの特
性を安定にする半導体装置の製造方法を提供することを
目的とする。

【００１０】

【課題を解決するための手段】 本発明の半導体装置の
製造方法は、第１の半導体基板上にＬＯＣＯＳ酸化膜を
形成することにより、べースおよびエミッタを形成する
領域が位置決めされた第１の素子形成基板表面上に、下
記の工程（イ）により形成された第２の素子形成基板の
表面を貼り合わせた後、下記第２の半導体基板を除去す
ることを特徴としている。

【００１１】（イ）第２の半導体基板上に第１の酸化膜
を形成した後、その第１の酸化膜上にエミッタ形成用ポ
リシリコンを堆積し、その後、エミッタ形成領域以外の
上記エミッタ形成用ポリシリコンの所定部分を上記第１
の酸化膜が露出しないよう除去した後、そのエミッタ形
成用ポリシリコン上に第２の酸化膜を形成し、その後、
その第２の酸化膜上にべース形成用ポリシリコンを堆積
した後、上記エミッタ形成領域のエミッタ形成用ポリシ
リコンが露出するとともに、上記べース形成用ポリシリ
コンが露出するまで、そのべース形成用ポリシリコンお
よび第２の酸化膜を除去して第２の半導体基板を形成す
る工程。

【００１２】

【作用】 半導体基板を境として、その上の層すなわ
ち、第２の素子形成基板はエミッタ領域およびべース領
域を形成するためのポリシリコンが露出して形成されて
おり、一方その下の層すなわち、第１の素子形成基板は
べースおよびエミッタを形成する領域が位置決めされて
おり、これら２つの基板の表面を貼り合わせ、熱処理す
れば、ＰＮ結合のバイポーラトランジスタが形成され
る。

【００１３】

【実施例】 図１乃至図３は本発明実施例を経時的に説
明する図である。まず、半導体基板１ａ上にＬＯＣＯＳ
酸化膜２を形成し、エミッタ領域およびべース領域を形
成する領域を決めた後〔図１（ａ）〕。

【００１４】次に、内部べースを形成するためのボロン
の注入を行うことにより、べース領域９Ｂを形成する
〔図１（ｂ）〕。一方、別の半導体基板１ｂを熱酸化す
ることにより、半導体基板１ｂ上に熱酸化膜５を形成す
る〔図２（ａ）〕。

【００１５】次に、その熱酸化膜５上に、エミッタ領域
形成用ポリシリコン４を堆積した後、フォトリソグラフ
ィ技術により、エミッタ形成領域以外のエミッタ領域形
成用ポリシリコン４をエッチング除去し、開口部７を形
成する。この工程におけるエッチングは、途中で停止す
る。その後、フォトレジスト（図示せず）を除去する
〔図２（ｂ）〕。

【００１６】続いて、このエミッタ領域形成用ポリシリ
コン４にひ素の注入を行った後、このエミッタ領域形成
用ポリシリコン４上に、シリコン酸化膜６を形成し、そ
の後、そのシリコン酸化膜６上にべース領域形成用ポリ
シリコン３を形成する〔図２（ｃ）〕。

【００１７】そして、そのべース領域形成用ポリシリコ
ン３に、ボロンを注入した後、このべース領域形成用ポ
リシリコン３を残存させ、かつ、エミッタ領域形成用ポ
リシリコン４が露出まで、表面平坦化技術により加工す
る。この表面平坦化技術としては、ドライエッチング技
術あるいは基板表面研磨技術が用いられる〔図２
（ｄ）〕。

【００１８】以上のように作製された２枚の基板、すな
わち、〔図１（ｂ）〕および〔図２（ｄ）〕に示した状
態の基板１ａ，１ｂの表面を貼り合わせる〔図３
（ａ）〕。次に、基板１ｂをウェットエッチングまたは
ドライエッチング、あるいは基板研磨技術により除去す
る。この時、いづれの除去方法を用いる場合において
も、シリコン酸化膜５を除去停止膜として使用すること
ができる。最後に、ＰＮ接合をつくるためにアニールを
行い、エミッタ領域９Ｅを形成した後、シリコン酸化膜
５を除去することにより所望の半導体装置が形成される
〔図３（ｂ）〕。

【００１９】尚、シリコン酸化膜５は絶縁膜として使用
する場合、除去しなくてもよい。以上は、本発明に係る
一実施例であり、これに限られるものではない。

【００２０】

【発明の効果】 以上説明したように、本発明の方法に
よれば、半導体基板表面を境として、その上下の層をそ
れぞれ別の基板で作製するようにしたから、エミッタ領
域の形成窓をエッチング除去する際、基板に溝ができる
等のダメージはなく、また、活性領域をドライエッチン
グにさらすこともない。また、熱処理もそれぞれの基板
毎に行うことができ、プロファイルに影響することがな
い。

【００２１】その結果、特性の安定した信頼性の高い半
導体装置を提供することができる。

【図面の簡単な説明】

【図１】 本発明実施例を経時的に説明する図

【図２】 本発明実施例を経時的に説明する図

【図３】 本発明実施例を経時的に説明する図

【図４】 従来例を説明する図

【符号の説明】

１ａ，１ｂ・・・・半導体基板 ２・・・・ＬＯＣＯＳ酸化膜 ３・・・・べース形成用ポリシリコン ４・・・・エミッタ形成用ポリシリコン ５・・・・熱酸化膜 ６・・・・シリコン酸化膜 ９Ｂ・・・・べース領域 ９Ｅ・・・・エミッタ領域

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 第１の半導体基板上にＬＯＣＯＳ酸化膜
   を形成することにより、べースおよびエミッタを形成す
   る領域が位置決めされた第１の素子形成基板表面上に、
   下記の工程（ア）により形成された第２の素子形成基板
   の表面を貼り合わせた後、下記第２の半導体基板を除去
   する半導体装置の製造方法。 （ア）第２の半導体基板上に第１の酸化膜を形成した
   後、その第１の酸化膜上にエミッタ形成用ポリシリコン
   を堆積し、その後、エミッタ形成領域以外の上記エミッ
   タ形成用ポリシリコンの所定部分を上記第１の酸化膜が
   露出しないよう除去した後、そのエミッタ形成用ポリシ
   リコン上に第２の酸化膜を形成し、その後、その第２の
   酸化膜上にべース形成用ポリシリコンを堆積した後、上
   記エミッタ形成領域のエミッタ形成用ポリシリコンが露
   出するとともに、上記べース形成用ポリシリコンが露出
   するまで、そのべース形成用ポリシリコンおよび第２の
   酸化膜を除去して、第２の半導体基板を形成する工程。