JPH06326091A - 半導体素子のフィールド酸化膜の形成方法 - Google Patents

半導体素子のフィールド酸化膜の形成方法

Info

Publication number
JPH06326091A
JPH06326091A JP6085025A JP8502594A JPH06326091A JP H06326091 A JPH06326091 A JP H06326091A JP 6085025 A JP6085025 A JP 6085025A JP 8502594 A JP8502594 A JP 8502594A JP H06326091 A JPH06326091 A JP H06326091A
Authority
JP
Japan
Prior art keywords
film
forming
oxide film
nitride film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6085025A
Other languages
English (en)
Other versions
JP2896072B2 (ja
Inventor
Se-Uk Jang
ジャング セーオク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06326091A publication Critical patent/JPH06326091A/ja
Application granted granted Critical
Publication of JP2896072B2 publication Critical patent/JP2896072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路において、高集積度の下で隔
離特性の良好なフィールド酸化膜を形成する。 【構成】 半導体基板上に、パッド酸化膜、第1窒化
膜、エッチバリア膜、第1窒化膜と等厚の第2窒化膜を
形成した後、フィールド領域とする箇所で第2窒化膜と
エッチバリア膜をエッチングし、その後のスペーサエッ
チングにより第2窒化膜と第1窒化膜を同時にエッチン
グするとともにパッド酸化膜の一部をエッチングするこ
とにより、第1窒化膜と一体のスペーサ窒化膜を形成す
る。その後、熱酸化法によりフィールド酸化膜を形成
し、残留窒化膜とパッド酸化膜を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ウエハに形成される素
子を電気的に隔離させる半導体素子のフィールド酸化膜
の形成方法に関する。
【0002】
【従来の技術】一般的に、フィールド酸化膜は、活性領
域の確保と隔離特性を向上させるために形成され、高集
積化に適合する狭い面積と、半導体基板のストレスを減
らし、基板の損傷を最小化する方向へ発展してきた。
【0003】従来のフィールド酸化膜の形成方法を、図
16〜図19を参照して考察すると、以下のとおりであ
る。まず、図16及び図17を通じて従来のフィールド
酸化膜の形成方法の一つである棒型スペーサを用いた方
法を考察する。図16に示したように、シリコン基板1
にパッド酸化膜2、窒化膜3を順次に蒸着した後に、上
記窒化膜3を予め決定したの大きさにパターン付けし
て、化学蒸着(CVD:Chemical Vapor Deposition)によ
り窒化膜5を形成する。次いで、図17に示したよう
に、窒化膜5をスペーサエッチングしてスペーサ窒化膜
5aを形成した後、フィールド酸化膜を形成する。この
とき、上記パッド酸化膜2が完全にエッチングされない
状態でフィールド酸化膜形成工程が行われる。しかし、
スペーサ形成に係る窒化膜をエッチングするときに、上
記フィールド酸化膜の一部もエッチングされてしまうた
め、初期窒化膜の厚さがスペーサエッチングを行った後
に縮まって、結果的にスペーサエッチングをした後に窒
化膜の厚さが薄くなり、窒化膜とスペーサ窒化膜が境界
面を有するため、シリコン基板を酸化するときにスペー
サが上方へ容易に引き上げられてしまい、スペーサが下
方へ押圧する力が弱く、側面へ酸素が拡散されるのを効
果的に防止することができないため、バーズビーク(bi
rd's beak)を抑制する役割を充分に果たすことができ
ない。さらに、予め決定したスペーサの幅も同時に縮ま
って、フィールド酸化膜形成にスペーサを用いることの
効果が充分でないという問題点があった。
【0004】図18と図19に半導体基板にトレンチを
形成して素子隔離をする従来のフィールド酸化膜形成方
法が示されている。まず、図18に示したように、シリ
コン基板21にパッド酸化膜22、窒化膜23、化学気
相蒸着による酸化膜24を順次に形成し、酸化膜24、
窒化膜23を予め決定した大きさに順次エッチングし、
さらに全体構造の上部に窒化膜25を形成する。次い
で、図19に示したように、窒化膜25をスペーサエッ
チングしてスペーサ窒化膜25aを形成して、このスペ
ーサ窒化膜25aをマスクとして、パッド酸化膜22、
シリコン基板21を順次にエッチングすることにより、
深さdのトレンチ26を形成する。そして、トレンチ2
6を形成した後に素子を隔離する最終的なフィールド酸
化膜を形成する。しかし、上記した従来のトレンチ形成
にかかるフィールド酸化膜形成は、その窒化膜と酸化膜
のエッチング率が近似であるため、シリコン基板がエッ
チングされる間に窒化膜の損失が発生することがあり、
さらにトレンチ形成に係るトレンチの深さをタイムエッ
チング方法により調節しなければならないので、正確な
深さが得られないという問題がある。
【0005】
【発明が解決しようとする課題】上記した問題を解決す
るために案出した本発明は、フィールド酸化膜の形成工
程でエッチングにより発生する蒸着膜の予め決定した厚
さが変化することを防止でき、半導体基板に形成される
トレンチの深さの調節が可能な半導体素子のフィールド
酸化膜の形成方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のフィールド酸化膜の形成方法は、半導体基
板上にパッド酸化膜を形成した後、第1窒化膜、エッチ
バリア膜を順次に形成するステップと、上記エッチバリ
ア膜上に第1窒化膜と同一の厚さで第2窒化膜を形成す
るステップと、フィールド領域を選定して予め決定した
大きさに上記第2窒化膜、エッチバリアを順次にエッチ
ングし、スペーサ用蒸着膜を形成するステップと、スペ
ーサエッチング法により上記スペーサ用蒸着膜をエッチ
ングしながら、上記第2窒化膜と第1窒化膜を同時にエ
ッチングして、上記パッド酸化膜の一部がエッチングさ
れるようにすることにより、上記第1窒化膜と一体であ
るスペーサ窒化膜を形成するステップと、熱酸化法によ
りフィールド酸化膜を形成し、残留している第1窒化
膜、パッド酸化膜を除去するステップを含んで成ること
を特徴とする。
【0007】また、本発明のフィールド酸化膜の形成方
法は、半導体基板上にパッド酸化膜、ポリシリコン膜、
第1窒化膜、エッチバリア膜を順次に形成するステップ
と、上記第1窒化膜と同一の厚さで上記エッチバリア膜
上に第2窒化膜を蒸着するステップと、フィールド領域
を選定して予め決定した大きさに上記第2窒化膜、エッ
チバリア膜を順次にエッチングし、スペーサ用蒸着膜を
形成するステップと、スペーサエッチング法により上記
スペーサ用蒸着膜をエッチングしながら、上記第2窒化
膜と第1窒化膜を同時にエッチングして、上記ポリシリ
コン膜の一部がエッチングされるようにすることにより
上記第1窒化膜と一体であるスペーサ窒化膜を形成する
ステップと、熱酸化法によりフィールド酸化膜を形成
し、残留している第1窒化膜、ポリシリコン膜、パッド
酸化膜を除去するステップを含んで成ることを特徴とす
る。
【0008】さらに、本発明のフィールド酸化膜の形成
方法は、半導体基板上にパッド酸化膜、第1窒化膜を順
次に形成するステップと、以後のステップで半導体基板
に形成されるトレンチの深さと同程度の厚さでポリシリ
コン膜を第1窒化膜上に形成するステップと、上記第1
窒化膜の蒸着された厚さと同一の厚さの第2窒化膜を上
記ポリシリコン膜上に形成するステップと、フィールド
領域を選定して予め決定した大きさに上記第2窒化膜、
ポリシリコン膜を順次にエッチングし、全体構造の上部
にスペーサ用蒸着膜を形成するステップと、スペーサエ
ッチング法により全体構造の上部から下部層へ上記パッ
ド酸化膜がすべて除去されるまでエッチングするが、上
記残留しているポリシリコン膜はそのまま残留するステ
ップと、上記残留しているポリシリコン膜がすべて除去
されるまで半導体基板にトレンチを形成するステップ
と、熱酸化法によりフィールド酸化膜を形成し、残留し
ている第1窒化膜、パッド酸化膜を除去するステップを
含んで成ることを特徴とする。
【0009】
【実施例】以下、図面を参照して本発明に係るフィール
ド酸化膜の形成方法を説明する。
【0010】まず、図1〜図5を参照して本発明の第1
実施例を詳細に説明する。図1に示したように、シリコ
ン基板31上に5〜30ナノメートルの厚さのパッド酸
化膜32、100〜200ナノメートルの厚さの窒化膜
33、20〜50ナノメートルの厚さのエッチバリア膜
36、100〜200ナノメートルの窒化膜35を順次
に形成する。このとき、上記窒化膜33と35を同一の
厚さに形成し、上記エッチバリア36はポリシリコン膜
またはCVD(化学蒸着)酸化膜上に形成する。その
後、図2に示したように、フィールド領域を選定して予
め決定した大きさに窒化膜35、エッチバリア36を順
次にエッチングし、スペーサ用蒸着膜38を窒化膜また
はCVD酸化膜により30〜100ナノメートルの厚さ
に形成する。次いで、図3に示したように、スペーサエ
ッチング法によりスペーサ用蒸着膜38をエッチングし
ながら窒化膜33と35を同時にエッチングすることに
より、パッド酸化膜32の一部が除去されるまでエッチ
ングしてスペーサ窒化膜33aを形成するが、窒化膜3
3と35の厚さが同一であるため、エッチバリア36が
露出されるされるまでスペーサエッチングすると活性領
域の窒化膜に厚さの損失が発生しない。このとき、形成
されたスペーサ窒化膜33aは窒化膜33それ自体であ
る。続いて、図4に示したように、熱酸化法によりフィ
ールド酸化膜39を形成する。最後に、図5に示したよ
うに、残留している窒化膜33とパッド酸化膜32を除
去する。
【0011】次に、図6〜図10を参照して本発明の第
2実施例を詳細に説明する。まず、図6に示したよう
に、シリコン基板41上に5〜30ナノメートルの厚さ
のパッド酸化膜42、20〜100ナノメートルの厚さ
のポリシリコン膜50、100〜200ナノメートルの
厚さの窒化膜43、100〜200ナノメートルの厚さ
のエッチバリア膜46、100〜200ナノメートルの
厚さの窒化膜45を順次に形成するが、窒化膜43と4
5の厚さは等しくする。その後、図7に示したように、
フィールド領域を選定して予め決定した大きさに窒化膜
45、エッチバリア46を順次にエッチングし、全体構
造の上部にスペーサ用蒸着膜48をCVD酸化膜または
窒化膜により30〜100ナノメートルの厚さに形成す
る。次いで、図8に示したように、スペーサエッチング
法により、スペーサ用蒸着膜48をエッチングしなが
ら、窒化膜43と45を同時にエッチングすることによ
りポリシリコン膜50の一部がエッチングされてスペー
サ窒化膜43aを形成する。このとき、窒化膜43と4
5の厚さが同一であるため、エッチバリアが露出される
までスペーサエッチングすれば、活性領域上に位置する
窒化膜43は厚さの損失が発生しない。続いて、図9に
示したように熱酸化法により、フィールド酸化膜49を
形成した後、図10に示したように、残留している窒化
膜43、ポリシリコン膜50、パッド酸化膜42を除去
する。
【0012】さらに、本発明の第3実施例を図11〜図
15を参照して詳細に説明する。まず、図11に示した
ように、シリコン基板51上に5〜30ナノメートルの
厚さのパッド酸化膜52、100〜200ナノメートル
の厚さの窒化膜53、50〜150ナノメートルの厚さ
のポリシリコン膜60、100〜200ナノメートルの
厚さの窒化膜55を順次に形成するが、窒化膜53と5
5の蒸着厚さは同一に形成する。その後、図12に示し
たように、フィールド領域を選定して予め決定した大き
さに窒化膜55、ポリシリコン膜60を順次にエッチン
グし、全体構造の上部にスペーサ用蒸着膜58をCVD
酸化膜または窒化膜により30〜100ナノメートルの
厚さに形成する。次いで、図13に示したように、スペ
ーサエッチング法によりスペーサ用蒸着膜58をパッド
酸化膜52が全て除去されるまでエッチングして、スペ
ーサ窒化膜53aを形成する。このとき、ポリシリコン
膜60が残留してそのまま存在する。以後、図14に示
したように、残留しているポリシリコン膜60が全て除
去されるまでエッチングすると、シリコン基板51にポ
リシリコン膜60の厚さに等しい深さd(50〜150
ナノメートル)のトレンチ70が形成される。最後に、
図15に示したように、熱酸化法によりフィールド酸化
膜59を形成し、残留している窒化膜53、パッド酸化
膜52を除去する。
【0013】
【発明の効果】上記した本発明の実施例によれば、シリ
コン基板を酸化するときにフィールド酸化膜によりスペ
ーサに力が加わっても活性領域に位置する窒化膜と連続
体であるため、スペーサは容易に上方へ引き上げられる
ことはない。従って、側面へ拡散される酸素の量を抑制
してバーズビーク(bird's beak)を従来の方法よりも
短く形成することができる。上述した本発明は、窒化膜
と一体に形成されるスペーサ形成工程を予定した通り正
確に形成することにより、バーズビークの大きさを最小
化することができ、さらに、スペーサ形成時に窒化膜の
損失が発生するという問題を解決し、トレンチの深さを
正確に調節可能であることにより、高集積半導体素子の
隔離特性が良好なフィールド酸化膜を形成することがで
きるという効果がある。
【図面の簡単な説明】
【図1】 本発明の第1実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図2】 本発明の第1実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図3】 本発明の第1実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図4】 本発明の第1実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図5】 本発明の第1実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図6】 本発明の第2実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図7】 本発明の第2実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図8】 本発明の第2実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図9】 本発明の第2実施例によるフィールド酸化膜
の製造工程を示す断面図。
【図10】 本発明の第2実施例によるフィールド酸化
の膜製造工程を示す断面図。
【図11】 本発明の第3実施例によるフィールド酸化
膜の製造工程を示す断面図。
【図12】 本発明の第3実施例によるフィールド酸化
膜の製造工程を示す断面図。
【図13】 本発明の第3実施例によるフィールド酸化
膜の製造工程を示す断面図。
【図14】 本発明の第3実施例によるフィールド酸化
膜の製造工程を示す断面図。
【図15】 本発明の第3実施例によるフィールド酸化
膜の製造工程を示す断面図。
【図16】 従来の方法によるフィールド酸化膜の製造
工程を示す図。
【図17】 従来の方法によるフィールド酸化膜の製造
工程を示す図。
【図18】 従来の別の方法によるフィールド酸化膜の
製造工程を示す図。
【図19】 従来の別の方法によるフィールド酸化膜の
製造工程を示す図。
【符号の説明】
1…シリコン基板、2…パッド酸化膜、3…窒化膜、5
…窒化膜、5a…スペーサ窒化膜、21…シリコン基
板、22…パッド酸化膜、23…窒化膜、24…酸化
膜、25…窒化膜、25a…スペーサ窒化膜、26…ト
レンチ、31…シリコン基板、32…パッド酸化膜、3
3…窒化膜、33a…スペーサ窒化膜、35…窒化膜、
36…エッチバリア膜、38…スペーサ用蒸着膜、39
…フィールド酸化膜、41…シリコン基板、42…パッ
ド酸化膜、43…窒化膜、43a…スペーサ窒化膜、4
5…窒化膜、46…エッチバリア膜、48…スペーサ用
蒸着膜、49…フィールド酸化膜、50…ポリシリコン
膜、51…シリコン基板、52…パッド酸化膜、53…
窒化膜、53a…スペーサ窒化膜、55…窒化膜、58
…スペーサ用蒸着膜、59…フィールド酸化膜、60…
ポリシリコン膜、70…トレンチ、d…トレンチ深さ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子のフィールド酸化膜の形成方
    法において、 半導体基板上にパッド酸化膜を形成した後、第1窒化
    膜、エッチバリア膜を順次に形成するステップと、 上記エッチバリア膜上に第1窒化膜と同一の厚さで第2
    窒化膜を形成するステップと、 フィールド領域を選定して予め決定した大きさに上記第
    2窒化膜、エッチバリアを順次にエッチングし、その上
    にスペーサ用蒸着膜を形成するステップと、 スペーサエッチング法により上記スペーサ用蒸着膜をエ
    ッチングしていきながら、上記第2窒化膜と第1窒化膜
    を同時にエッチングして、上記パッド酸化膜の一部がエ
    ッチングされるようにすることにより、上記第1窒化膜
    と一体であるスペーサ窒化膜を形成するステップと、 熱酸化法によりフィールド酸化膜を形成し、残留してい
    る第1窒化膜、パッド酸化膜を除去するステップを含ん
    で成ることを特徴とする半導体素子のフィールド酸化膜
    の形成方法。
  2. 【請求項2】 上記パッド酸化膜、第1窒化膜、エッチ
    バリアの厚さがそれぞれ5〜30ナノメートル、100
    〜200ナノメートル、20〜50ナノメートルである
    ことを特徴とする請求項1に記載の半導体素子のフィー
    ルド酸化膜の形成方法。
  3. 【請求項3】 上記エッチバリア膜はポリシリコンまた
    はCVD酸化膜のうち、いずれか一つであることを特徴
    とする請求項1に記載の半導体素子のフィールド酸化膜
    の形成方法。
  4. 【請求項4】 上記スペーサ用蒸着膜が30〜100ナ
    ノメートルの厚さのCVD酸化膜または窒化膜のうちい
    ずれか一つから成ることを特徴とする請求項1に記載の
    半導体素子のフィールド酸化膜の形成方法。
  5. 【請求項5】 半導体素子のフィールド酸化膜の形成方
    法において、 半導体基板上にパッド酸化膜、ポリシリコン膜、第1窒
    化膜、エッチバリア膜を順次に形成するステップと、 上記第1窒化膜と同一の厚さで上記エッチバリア膜上に
    第2窒化膜を蒸着するステップと、 フィールド領域を選定して予め決定した大きさに上記第
    2窒化膜、エッチバリア膜を順次にエッチングし、その
    上にスペーサ用蒸着膜を形成するステップと、 スペーサエッチング法により上記スペーサ用蒸着膜をエ
    ッチングしていきながら、上記第2窒化膜と第1窒化膜
    を同時にエッチングして、上記ポリシリコン膜の一部が
    エッチングされるようにすることにより上記第1窒化膜
    と一体であるスペーサ窒化膜を形成するステップと、 熱酸化法によりフィールド酸化膜を形成し、残留してい
    る第1窒化膜、ポリシリコン膜、パッド酸化膜を除去す
    るステップを含んで成ることを特徴とする半導体素子の
    フィールド酸化膜の形成方法。
  6. 【請求項6】 上記パッド酸化膜、ポリシリコン膜、第
    1窒化膜、エッチバリア膜の厚さがそれぞれ5〜30ナ
    ノメートル、20〜100ナノメートル、100〜20
    0ナノメートル、20〜50ナノメートルであること特
    徴とする請求項5に記載の半導体素子のフィールド酸化
    膜の形成方法。
  7. 【請求項7】 半導体素子のフィールド酸化膜の形成方
    法において、 半導体基板上にパッド酸化膜、第1窒化膜を順次に形成
    するステップと、 以後のステップで半導体基板に形成されるトレンチの深
    さと同程度の厚さでポリシリコン膜を第1窒化膜上に形
    成するステップと、 上記第1窒化膜の蒸着された厚さと同一の厚さの第2窒
    化膜を上記ポリシリコン膜上に形成するステップと、 フィールド領域を選定して予め決定した大きさに上記第
    2窒化膜、ポリシリコン膜を順次にエッチングし、全体
    構造の上部にスペーサ用蒸着膜を形成するステップと、 スペーサエッチング法により全体構造の上部から下部層
    へ上記パッド酸化膜がすべて除去されるまでエッチング
    するが、上記残留しているポリシリコン膜はそのまま残
    留するステップと、 上記残留しているポリシリコン膜がすべて除去されるま
    で半導体基板にトレンチを形成するステップと、 熱酸化法によりフィールド酸化膜を形成し、残留してい
    る第1窒化膜、パッド酸化膜を除去するステップを含ん
    で成ることを特徴とする半導体素子のフィールド酸化膜
    の形成方法。
JP6085025A 1993-04-22 1994-04-22 半導体素子のフィールド酸化膜の形成方法 Expired - Fee Related JP2896072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-6794 1993-04-22
KR1019930006794A KR960011859B1 (ko) 1993-04-22 1993-04-22 반도체 소자의 필드 산화막 형성방법

Publications (2)

Publication Number Publication Date
JPH06326091A true JPH06326091A (ja) 1994-11-25
JP2896072B2 JP2896072B2 (ja) 1999-05-31

Family

ID=19354321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6085025A Expired - Fee Related JP2896072B2 (ja) 1993-04-22 1994-04-22 半導体素子のフィールド酸化膜の形成方法

Country Status (3)

Country Link
US (1) US5403770A (ja)
JP (1) JP2896072B2 (ja)
KR (1) KR960011859B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US5753561A (en) * 1996-09-30 1998-05-19 Vlsi Technology, Inc. Method for making shallow trench isolation structure having rounded corners
US5972746A (en) * 1996-10-08 1999-10-26 Mosel Vitelic, Inc. Method for manufacturing semiconductor devices using double-charged implantation
KR100216266B1 (ko) * 1996-12-26 1999-08-16 구본준 반도체 장치의 제조방법
US6444539B1 (en) * 1998-05-20 2002-09-03 Advanced Micro Devices, Inc. Method for producing a shallow trench isolation filled with thermal oxide
DE60028830T2 (de) * 2000-02-16 2007-01-18 Genentech, Inc., South San Francisco Anti-april antikörper und hybridomazellen
NZ576576A (en) * 2009-06-09 2011-06-30 Lindsay Tasker Ltd Elongated sheet connector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136548A (ja) * 1986-11-27 1988-06-08 Toshiba Corp 半導体装置の製造方法
JPS645636A (en) * 1987-06-29 1989-01-10 Asahi Okuma Ind Former
JPH01187950A (ja) * 1988-01-22 1989-07-27 Fujitsu Ltd 半導体装置の製造方法
JP2707901B2 (ja) * 1992-01-20 1998-02-04 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5403770A (en) 1995-04-04
JP2896072B2 (ja) 1999-05-31
KR960011859B1 (ko) 1996-09-03

Similar Documents

Publication Publication Date Title
JPS63314844A (ja) 半導体装置の製造方法
US5326715A (en) Method for forming a field oxide film of a semiconductor device
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
US5631189A (en) Method of forming element isolation region
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JPS61214446A (ja) 半導体装置の製造方法
US5696022A (en) Method for forming field oxide isolation film
JPH05849B2 (ja)
JPS6359538B2 (ja)
JPH0555361A (ja) 半導体装置及びその製造方法
JPH0258778B2 (ja)
JPH0744214B2 (ja) 半導体装置の製造方法
JPS6387741A (ja) 半導体装置の製造方法
US5641705A (en) Device isolation method of semiconductor device
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
JPS59177940A (ja) 素子分離領域の製造方法
KR980012255A (ko) 반도체장치의 소자분리 방법
KR0179290B1 (ko) 반도체 소자 격리 산화막 제조방법
JPH08330252A (ja) 半導体装置の製造方法
KR940011745B1 (ko) 반도체 장치의 소자분리방법
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법
JPH02283029A (ja) 半導体装置の製造方法
JPH0267728A (ja) 素子分離用酸化膜の形成方法
KR20050064228A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees