KR960005886A - 바이폴라 소자 제조방법 - Google Patents

바이폴라 소자 제조방법 Download PDF

Info

Publication number
KR960005886A
KR960005886A KR1019940017446A KR19940017446A KR960005886A KR 960005886 A KR960005886 A KR 960005886A KR 1019940017446 A KR1019940017446 A KR 1019940017446A KR 19940017446 A KR19940017446 A KR 19940017446A KR 960005886 A KR960005886 A KR 960005886A
Authority
KR
South Korea
Prior art keywords
layer
oxide film
substrate
etching
nitride film
Prior art date
Application number
KR1019940017446A
Other languages
English (en)
Other versions
KR0140444B1 (ko
Inventor
정홍석
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940017446A priority Critical patent/KR0140444B1/ko
Publication of KR960005886A publication Critical patent/KR960005886A/ko
Application granted granted Critical
Publication of KR0140444B1 publication Critical patent/KR0140444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Abstract

본 발명은 메몰층과 메몰층의 사이에 산화막을 사용하여 격리시킴으로서 소자면적을 감소시키고 회로의 동작속도를 증가하도록 하는 바이폴라 소자 제조방법에 관한 것이다.
본 발명은 바이폴라 소자의 제조방법에 있어서, 가)반도체기판 위에 제1장벽산화막과 제1질화막을 차례로 증착하고 격리영역을 형성할 부위의 제1질화막, 제1장벽산화막을 사진식각공정으로 차례로 식각한 후 기판을 소정의 깊이로 식각하여 기판의 오픈부위를 형성하는 단계와, 나) 채널스톱층을 형성할 불순물이온을 주입하고 기판의 오픈 부위에 격리층을 형성하는 단계와, 다) 메몰층 영역을 사진식각공정으로 노출시켜 메몰층을 형성하는 단계와, 라) 기판 전면에 에피층을 형성하고, 에피층 위에 제2장벽산화막과 제2질화막을 증착하는 단계와, 마)제1절연체 상부의 제2질화막과 제2장벽산화막을 일부 식각하는 단계와, 바) 이온주입한 후, 산화시켜 제1절연체의 상부에 제2산화막을 형성하는 단계를 포함하는 바이폴라 소자 제조방법이다.

Description

바이폴라 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 기술의 주요공정도이다.

Claims (9)

  1. 바이폴라 소자의 제조방법에 있어서, 가)반도체기판 위에 제1장벽산화막과 제1질화막을 차례로 증착하고 격리영역을 형성할 부위의 제1질화막, 제1장벽산화막을 사진식각공정으로 차례로 식각한 후 기판을 소정의 깊이로 식각하여 기판의 오픈부위를 형성하는 단계와, 나) 채널스톱층을 형성할 불순물이온을 주입하고 기판의 오픈 부위에 격리층을 형성하는 단계와, 다) 메몰층 영역을 사진식각공정으로 노출시켜 메몰층을 형성하는 단계와, 라) 기판 전면에 에피층을 형성하고, 에피층 위에 제2장벽산화막과 제2질화막을 증착하는 단계와, 마)제1절연체 상부의 제2질화막과 제2장벽산화막을 일부 식각하는 단계와, 바) 이온주입한 후, 산화시켜 제1절연체의 상부에 제2산화막을 형성하는 단계를 포함하는 바이폴라 소자 제조방법.
  2. 제1항에 있어서, 가)단계에서 격리층은 비전도성 재질로 형성하는 것이 특징인 바이폴라 소자 제조방법.
  3. 제2항에 있어서, 상기 비전도성물질은 산화막인 것을 특징인 바이폴라 소자 제조방법.
  4. 제3항에 있어서, 상기 산화막은 오픈부위의 기판을 선택적산화 (LOCOS) 공정으로 산화하여서 형성하는 것이 특징인 바이폴라 소자 제조방법.
  5. 제1항에 있어서, 상기 나)단계에서 불순물이온은 보론이온을 사용하는 것이 특징인 바이폴라 소자 제조방법.
  6. 제4항에 있어서, 상기 오픈부위의 기판은 형성할 메몰층의 깊이의 1/3깊이로 식각한 것이 특징인 바이폴라 소자 제조방법.
  7. 제1항에 있어서, 마)단계 이후에 제1절연체 상부의 에피층을 식각하는 단계를 추가하는 것이 특징인 바이폴라 소자 제조방법.
  8. 제1항에 있어서, 바)단계의 제2산화막의 최종두께는 상기 에피층의 두께 이상으로 조절하는 것이 특징인 바이폴라 소자 제조방법.
  9. 제1항에 있어서, 다)단계의 식각공정에서 제1절연체를 구성하는 글래스를 함께 제거하는 것이 특징인 바이폴라 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017446A 1994-07-20 1994-07-20 바이폴라 소자 제조방법 KR0140444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017446A KR0140444B1 (ko) 1994-07-20 1994-07-20 바이폴라 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017446A KR0140444B1 (ko) 1994-07-20 1994-07-20 바이폴라 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960005886A true KR960005886A (ko) 1996-02-23
KR0140444B1 KR0140444B1 (ko) 1998-07-15

Family

ID=19388355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017446A KR0140444B1 (ko) 1994-07-20 1994-07-20 바이폴라 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0140444B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450370B1 (ko) * 2000-06-02 2004-09-30 주식회사 원진 돌로마이트질 무수 부정형 라이닝재 및 그 시공방법
KR100694265B1 (ko) * 2000-12-21 2007-03-14 재단법인 포항산업과학연구원 알루미나 내화갑에 지르코니아를 습식코팅하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450370B1 (ko) * 2000-06-02 2004-09-30 주식회사 원진 돌로마이트질 무수 부정형 라이닝재 및 그 시공방법
KR100694265B1 (ko) * 2000-12-21 2007-03-14 재단법인 포항산업과학연구원 알루미나 내화갑에 지르코니아를 습식코팅하는 방법

Also Published As

Publication number Publication date
KR0140444B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
KR870006676A (ko) 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정
US4318216A (en) Extended drain self-aligned silicon gate MOSFET
KR880002245A (ko) 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법
SE9904310D0 (sv) Method in the fahrication of a silicon bipolar transistor
KR960019649A (ko) 반도체 장치의 제조방법
US5904535A (en) Method of fabricating a bipolar integrated structure
US6057209A (en) Semiconductor device having a nitrogen bearing isolation region
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR960005886A (ko) 바이폴라 소자 제조방법
JPH08167646A (ja) Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法
JPH0291973A (ja) 半導体装置の製造方法
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
JPS57134956A (en) Manufacture of semiconductor integrated circuit
JP3360970B2 (ja) 半導体装置の製造方法
JPH02133929A (ja) 半導体装置およびその製造方法
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR960002471A (ko) 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조
KR950021402A (ko) 트렌치형 소자분리막 형성방법
KR970053405A (ko) 반도체 소자의 소자간 분리막 제조 방법
JPS5955035A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee