KR950012586A - 반도체 소자의 웰 및 정렬키 형성방법 - Google Patents
반도체 소자의 웰 및 정렬키 형성방법 Download PDFInfo
- Publication number
- KR950012586A KR950012586A KR1019930022683A KR930022683A KR950012586A KR 950012586 A KR950012586 A KR 950012586A KR 1019930022683 A KR1019930022683 A KR 1019930022683A KR 930022683 A KR930022683 A KR 930022683A KR 950012586 A KR950012586 A KR 950012586A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- alignment key
- photoresist pattern
- forming
- silicon substrate
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 웰 및 정렬키 제조방법에 관한 것으로, 웰을 형성할 때, 실리콘기판 상부에 실리콘과 식각비가 큰물질을 증착하고 감광막을 코팅한 후, 패턴을 형성하며, 상기 고정후 이온주입을 하고, 스카라이브 라인을 식각하여 정렬키를 형성한 다음, 열공정을 통하여 N웰과 P웰을 형성하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명의 실시예에 의해 웰 및 정렬키 제조공정을 도시한 단면도.
제3a도 내지 제3e도는 본 발명의 다른 실시예에 의해 웰 및 정렬키 제조공정을 도시한 단면도.
Claims (3)
- 반도체소자의 웰 및 정렬키 제조방법에 있어서, 실리콘기판의 상부에 실리콘산화막을 증착하고 제1감광막을 코팅하는 공정과, 정렬키가 구비된 N웰 레티클을 이용하여 제1감광막 패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 실리콘산화막을 제거하고, 이온주입공정으로 N형 불순물을 실리콘기판에 주입하여 불순물확산영역을 형성하는 공정과, 상기 제1감광막패턴을 제거하고, 제2감광막을 코팅하고 정렬키가 구비된 P웰 레티클을 사용하여 제2감광막패턴을 형성하고, P형 불순물을 실리콘 기판에 주입하여 불순물확산영역을 형성하는 공정과, 남아있는 실리콘산화막과 제2감광막패턴을 마스크로 하여 스크라이브라인지역의 노출된 실리콘기판을 식각하여 정렬키를 형성하는 공정과, 상기 제2감광막패턴과 실리콘산화막을 모두 제거한 후, 드라이브인 공정으로 N웰 및 P웰을 형성하는 공정을 포함하는 반도체소자의 웰 및 정렬키 제조방법.
- 제1항에 있어서, 실리콘기판의 상부에 증착하는 실리콘산화막 대신에 실리콘 질화막을 사용하는 것을 특징으로 하는 반도체소자의 웰 및 정렬키 제조방법.
- 반도체소자의 웰 및 정렬키 제조방법에 있어서, 실리콘기판의 상부에 실리콘산화막을 증착하고 제1감광막을 코팅하는 공정과, 정렬키가 구비된 N웰 레티클을 이용하여 제1감광막패턴을 형성하는 공정과, N형 불순물을 N지역의 실리콘기판으로 주입하여 불순물확산영역을 형성하는 공정과, 상기 제1감광막패턴을 제거하고, 제2정렬키가 구비된 P웰 레티클을 사용하여 제2감광막패턴을 형성하는 공정과, P형 불순물을 P웰 지역의 실리콘기판으로 주입하여 불순물확산영역을 형성하는 공정과, 남아있는 실리콘산화막과 제2감광막패턴을 마스크로 하여 스크라이브 라인지역에 노출된 실리콘기판을 식각하여 정렬키를 형성하는 공정과, 상기 실리콘산화막과 제2감광막패턴과 제거하고, 드라이브인공정으로 실시하여 N웰 및 P웰을 형성하는 공정을 포함하는 반도체소자의 웰 및 정렬키 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022683A KR950012586A (ko) | 1993-10-29 | 1993-10-29 | 반도체 소자의 웰 및 정렬키 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022683A KR950012586A (ko) | 1993-10-29 | 1993-10-29 | 반도체 소자의 웰 및 정렬키 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950012586A true KR950012586A (ko) | 1995-05-16 |
Family
ID=66865816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930022683A KR950012586A (ko) | 1993-10-29 | 1993-10-29 | 반도체 소자의 웰 및 정렬키 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950012586A (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970078353A (ko) * | 1996-05-16 | 1997-12-12 | 김광호 | 키폰시스템에서 통화중 착신거부 방법 |
KR100403960B1 (ko) * | 1996-06-25 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의이온주입방법 |
KR100614792B1 (ko) * | 2004-09-16 | 2006-08-22 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
KR100734325B1 (ko) * | 2006-07-14 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
KR100850121B1 (ko) * | 2006-10-19 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 얼라인 키를 이용한 반도체 소자의 웰 제조 방법 |
-
1993
- 1993-10-29 KR KR1019930022683A patent/KR950012586A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970078353A (ko) * | 1996-05-16 | 1997-12-12 | 김광호 | 키폰시스템에서 통화중 착신거부 방법 |
KR100403960B1 (ko) * | 1996-06-25 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의이온주입방법 |
KR100614792B1 (ko) * | 2004-09-16 | 2006-08-22 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
KR100734325B1 (ko) * | 2006-07-14 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
KR100850121B1 (ko) * | 2006-10-19 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 얼라인 키를 이용한 반도체 소자의 웰 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100188096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR970072396A (ko) | Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법 | |
US5252510A (en) | Method for manufacturing a CMOS device having twin wells and an alignment key region | |
EP0884774A3 (en) | Method for manufacturing a semiconductor device with an isolation trench | |
US5476800A (en) | Method for formation of a buried layer for a semiconductor device | |
US4737468A (en) | Process for developing implanted buried layer and/or key locators | |
KR950012586A (ko) | 반도체 소자의 웰 및 정렬키 형성방법 | |
KR910009739B1 (ko) | 반도체장치의 제조방법 | |
KR0179794B1 (ko) | 반도체 소자의 웰 형성방법 | |
KR910005458A (ko) | 반도체장비의 제조방법 | |
JP2817226B2 (ja) | 半導体装置の製造方法 | |
KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR960002742A (ko) | 반도체소자의 제조방법 | |
KR100205346B1 (ko) | 반도체 장치의 웰 제조 방법 | |
KR920010195B1 (ko) | 고저항 다결정실리콘의 제조방법 | |
KR950024298A (ko) | 반도체장치 매몰층 제조 방법 | |
KR960002740A (ko) | 반도체소자의 제조방법 | |
KR970003828A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
KR960039266A (ko) | 트윈 웰 형성방법 | |
KR940016670A (ko) | 반도체 소자의 트윈웰 형성 및 격리방법 | |
KR930017142A (ko) | 반도체장치의 제조방법 | |
KR970030646A (ko) | 반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조 | |
KR910005423A (ko) | 반도체 장치의 제조방법 | |
KR970052103A (ko) | 반도체 소자의 웰 형성 방법 | |
KR920013662A (ko) | 다양한 로컬폴리 산화물을 이용한 격리의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |