KR960026557A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR960026557A
KR960026557A KR1019940035679A KR19940035679A KR960026557A KR 960026557 A KR960026557 A KR 960026557A KR 1019940035679 A KR1019940035679 A KR 1019940035679A KR 19940035679 A KR19940035679 A KR 19940035679A KR 960026557 A KR960026557 A KR 960026557A
Authority
KR
South Korea
Prior art keywords
oxide film
photoresist
back side
substrate
front side
Prior art date
Application number
KR1019940035679A
Other languages
English (en)
Inventor
이경회
김성철
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019940035679A priority Critical patent/KR960026557A/ko
Publication of KR960026557A publication Critical patent/KR960026557A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 국부 산화(local oxidation of silicon)에 의한 소자분리 방식을 채택한 반도체 소자에 관한 것으로, 실리콘 기판의 프론트 사이드 및 백 사이드에 산화막을 성장시키는 공정과; 상기 프론트 사이드에 형성된 산화막 상에 포토레지스트를 고팅한 후 습식식각법으로 상기 기판의 백 사이드에 형성된 산화막을 제거하는 공정과; 상기 포토레지스트를 제거한 후 상기 산화막 및 상기 기판의 백 사이드에 질화막을 증착하는 공정과; 상기 산화막 위에 형성된 질화막 상에 다시 포토레지스트를 증착시키는 공정과; 소자분리 영역을 정의하기 위하여 상기 포토레지스트를 사진식각법으로 패터닝 한 후 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 하여 상기 질화막 및 산화막을 건식식각법으로 식각하되 상기 산화막은 소정 두께만을 식각하여 잔존 산화막이 남도록 패터닝하는 공정 및; 상기 포토레지스트 패턴을 제거하고 필드 산화하여 소자분리 영역 상에 필드 산화막을 형성하는 공정을 거쳐 소자 제조를 완료하므로써, 실리콘 기판의 프론트 사이드는 실리콘 기판/산화막/질화막 구조로 이루어지고, 백 사이드는 실리콘 기판/질화막 구조로 이루어져 상기 프론트 사이드는 스트레스를 완화시키고, 백 사이는 스트레스를 증대시키는 구조를 가지게 되어 불순물 포획(gettering) 효과를 증대시킨 고신뢰성의 반도체 소자를 실현할 수 있게 된다.

Description

반도체 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(가)도 내지 제2(라)도는 본 발명에 따른 반도체 소자 제조공정을 도시한 공정수순도.

Claims (3)

  1. 국부 산화법에 의하여 실리콘 기판에 필드 산화막과 산화막 및 질화막이 형성된 반도체 소자에 있어서, 상기 기판의 백 사이드에 질화막이 직접 접촉된 구조를 갖도록 형성된 것을 특징으로 하는 반도체 소자.
  2. 실리콘 기판의 프론트 사이드 및 백 사이드에 산화막을 성장시키는 공정과; 상기 프론트 사이드에 형성된 산화막 상에 포토레지스트를 코팅한 후 습식식각법으로 상기 기판의 백 사이드에 형성된 산화막을 제거하는 공정과; 상기 포토레지스트를 제거한 후 상기 산화막 및 상기 기판의 백 사이드에 질화막을 증착하는 공정과, 상기 산화막 위에 형성된 질화막 상에 다시 포토레지스트를 증착시키는 공정과, 소자분리 영역을 정의하기 위하여 상기 포토레지스트를 사진식각법으로 패터닝 한 후 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 하여 상기 질화막 및 산화막을 건식식각법으로 식각하되 상기 산화막은 소정 두깨만을 식각하여 잔존 산화막이 남도록 패터닝하는 공정 및, 상기 포토레지스트 패턴을 제거하고 필드 산화하여 소자분리 영역 상에 필드 산화막을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  3. 제2항에 있어서, 상기 실리콘 기판의 백 사이드에 형성된 산화막 HF 또는 BOE 중 선택된 어느 하나를 이용하여 습식식각 처리됨을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035679A 1994-12-21 1994-12-21 반도체 소자 및 그 제조방법 KR960026557A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035679A KR960026557A (ko) 1994-12-21 1994-12-21 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035679A KR960026557A (ko) 1994-12-21 1994-12-21 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR960026557A true KR960026557A (ko) 1996-07-22

Family

ID=40984718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035679A KR960026557A (ko) 1994-12-21 1994-12-21 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR960026557A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018304A2 (en) * 2007-07-31 2009-02-05 Hewlett-Packard Development Company, L.P. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018304A2 (en) * 2007-07-31 2009-02-05 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2009018304A3 (en) * 2007-07-31 2009-04-16 Hewlett Packard Development Co Semiconductor device

Similar Documents

Publication Publication Date Title
KR960026557A (ko) 반도체 소자 및 그 제조방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR950021367A (ko) 반도체 소자의 소자분리막 제조방법
KR950021365A (ko) 반도체 장치의 소자분리막 제조방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR950001945A (ko) 필드산화막 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970054409A (ko) 반도체 소자의 제조 방법
KR970054111A (ko) 반도체소자의 제조방법
KR970052415A (ko) 이중 절연막을 사용하는 반도체 장치의 콘택 형성 방법
KR970053419A (ko) 반도체장치의 제조방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR950021362A (ko) 반도체 소자 격리방법
KR960005937A (ko) 반도체 소자의 격리영역 형성방법
KR950021359A (ko) 반도체 소자의 필드 산화막 제조방법
KR970030643A (ko) 반도체소자의 소자분리막 형성방법
KR980006040A (ko) 반도체 소자의 소자분리막 형성 방법
KR20000061288A (ko) 반도체 소자의 제조방법
KR940015672A (ko) 삼층감광막을 이용한 폴리실리콘 패턴 형성방법
KR960002640A (ko) 반도체 소자 및 그 제조방법
KR950021357A (ko) 반도체 소자의 필드 산화막 형성 방법
KR950019917A (ko) 폴리 실리콘막 식각 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination