KR950021359A - 반도체 소자의 필드 산화막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 필드 산화막을 제조하는 방법에 관한 것으로, 반도체 기판에 패드 산화막, 폴리실리콘 및 질화막을 적층한 후 질화막 상부에 CVD 산화막을 소정두께로 증착하고, 상기 CVD 산화막상에 포토레지스트를 도포한 후 리소그라피 및 식각공정으로 포토레지스트를 패턴화하여 필드영역과 활성영역을 정의한 후, 건식식각방법으로 질화막을 식각하여 하부의 폴리실리콘이 노출되게 하되, 이때 CVD 산화막에 의해 건식식각 후 최초 포토레지스트로 정의한 DI 임계치(Develop Inspection Critical Dimension)보다 질화막 식각후의 필드영역의 FI 임계치(Final Inspectioon CD)가 약 0.1㎛ 작아지고, 이후 산화공정으로 희생 필드 산화막을 형성한 후 습식식각공정으로 제거하여 홈을 형성한 다음 필드 산화공정을 다시 실시하므로써 버즈 비크(Bird′s Beak)를 줄임과 동시에 버즈 비크가 활성영역으로의 침입을 방지하며, 필드 산화막의 체적비(Volume Ratio) 증가와 표면 평탄화를 이룰 수 있는 반도체 소자의 필드 산화막을 제조하는 방법에 관해 기술된다.

Description

반도체 소자의 필드 산화막 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1(a)도 내지 제1(f)도는 발명에 의한 반도체 소자의 필드 산화막을 제조하는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 패드 산화막

3 : 폴리실리콘 4 : 질화막

5 : CVD 산화막 6 : 포토레지스트

7 : 희생 필드 산화막 8 : 홈

9 : 필드 산화막

Claims (4)

1. 반도체 소자의 필드 산화막 제조방법에 있어서, 반도체 기판(1)에 패드 산화막(2), 폴리실리콘(3) 및 질화막(4)을 순차적으로 적층한 후 CVD 산화막(5)을 형성하고, 상기 CVD 산화막(5) 상부에 포토레지스트(6)를 도포한 후 리소그라피 및 식각공정으로 상기 포토레지스트(6)를 패턴화하여 필드영역과 활성화영역을 정의하는 단계와, 상기 단계로부터 패턴화된 포토레지스트(6)를 이용한 건식식각방법으로 CVD 산화막(5), 질화막(4)을 식각하여 하부의 폴리실리콘(3)이 노출되게하는 단계와, 상기 단계로부터 패턴화된 포토레지스트(6)를 제거하고, 상기 CVD 산화막(5)을 습식식각방법으로 제거한 후, 산화공정을 실시하여 희생 필드 산화막(7)을 형성하는 단계와, 상기 단계로부터 희생 필드 산화막(7)을 습식식각방법으로 완전히 제거하여 필드 영역의 반도체 기판(1)에 둥근 홈(8)을 형성하는 단계와, 상기 단계로부터 산화공정을 실시한 후 반도체 기판(1) 상부의 질화막(4), 폴리실리콘(3) 및 패드 산화막(2)을 제거하여 소자간을 격리시키는 필드 산화막(9)을 완성하는 단계로 이루어 지는 것을 특징으로 하는 반도체 소자의 필드 산화막 제조방법.
2. 제1항에 있어서, 상기 CVD 산화막(5)은 그 두께가 500∼1000Å인 것을 특징으로 하는 반도체 소자의 필드 산화막 제조방법.
3. 제1항에 있어서, 상기 패턴화된 포토레지스트(6)로 정의한 필드영역보다 상기 패턴화된 포토레지스트(6)를 이용한 질화막 건식식각후 식각된 부분의 폭이 CVD 산화막(5)에 의해 좁아지는 것을 특징으로 하는 반도체 소자의 필드 산화막 제조방법.
4. 제1항에 있어서, 상기 희생 필드 산화막(7)은 1100∼1200℃의 고온상태에서 2000∼3500Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.