KR910005306A - Cvd법을 이용한 새부리 없는 격리 공정방법 - Google Patents
Cvd법을 이용한 새부리 없는 격리 공정방법 Download PDFInfo
- Publication number
- KR910005306A KR910005306A KR1019890012566A KR890012566A KR910005306A KR 910005306 A KR910005306 A KR 910005306A KR 1019890012566 A KR1019890012566 A KR 1019890012566A KR 890012566 A KR890012566 A KR 890012566A KR 910005306 A KR910005306 A KR 910005306A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polycrystalline silicon
- film
- cvd
- silicon layer
- Prior art date
Links
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제조 공정도.
Claims (1)
- 웨이퍼(1)에 기초산화막(2)을 형성한 후 이온주입을 하여 문턱전압을 조절하게 하고, 그 위에 절화막(3)과 다결정실리콘층(4)을 형성하고 이 다결정 실리콘층(4)을 식각 한 후 질화막(3), 다결정 실리콘층(4), 기초산화막(2)의 시작 및 격리를 위한 이온주입을 하고, 질화막(3)과 다결정 실리콘층(4)을 식각하여 기초산화막(2)위에 격리산화막(5)을 증착시킨 후 다시 격리산화막(5)과 기초 산화막(2)을 시각하여 활성영역(6)을 형성함을 특징으로 하는 CVD법을 이용한 세부리 없는 격리 공정방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890012566A KR910005306A (ko) | 1989-08-31 | 1989-08-31 | Cvd법을 이용한 새부리 없는 격리 공정방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890012566A KR910005306A (ko) | 1989-08-31 | 1989-08-31 | Cvd법을 이용한 새부리 없는 격리 공정방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910005306A true KR910005306A (ko) | 1991-03-30 |
Family
ID=67661589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890012566A KR910005306A (ko) | 1989-08-31 | 1989-08-31 | Cvd법을 이용한 새부리 없는 격리 공정방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910005306A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8024627B2 (en) | 2008-04-30 | 2011-09-20 | Hynix Semiconductor Inc. | Semiconductor memory device, operating method thereof, and compression test method thereof |
-
1989
- 1989-08-31 KR KR1019890012566A patent/KR910005306A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8024627B2 (en) | 2008-04-30 | 2011-09-20 | Hynix Semiconductor Inc. | Semiconductor memory device, operating method thereof, and compression test method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910005446A (ko) | 반도체소자 제조방법 | |
KR920018893A (ko) | 반도체장치의 소자분리방법 | |
KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 | |
KR910013474A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
KR970053405A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
KR960005940A (ko) | 소자분리 산화막 형성 방법 | |
KR920007144A (ko) | 다결정 실리콘을 사용한 바이폴라 트랜지스터 제조방법 | |
KR970030646A (ko) | 반도체 장치의 소자 분리 산화막 형성 방법 및 이를 이용한 반도체 소자의 분리 구조 | |
KR920003468A (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
KR930009059A (ko) | 반도체 소자의 액티브 영역확대 및 소자 격리방법 | |
KR920015615A (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR920010947A (ko) | 모오스 소자 격리 방법 | |
KR910013436A (ko) | 반도체소자의 제조방법 | |
KR930001353A (ko) | 바이모스 제조방법 | |
KR960005886A (ko) | 바이폴라 소자 제조방법 | |
KR910005483A (ko) | 캐패시터 제조 방법 | |
KR900002402A (ko) | 필드 분리형성에 따른 토퍼러지가 감소된 반도체의 제조방법 | |
KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
KR960019650A (ko) | 반도체장치의 격리방법 | |
KR910007105A (ko) | 폴리 실리콘을 이용한 소자분리 산화막 제조방법 | |
KR910013510A (ko) | 이중 트랜치 공정에 의한 기억소자의 제조방법 | |
KR960043104A (ko) | 반도체 장치의 소자분리 방법 | |
KR910013549A (ko) | 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법 | |
KR960043048A (ko) | 반도체 소자의 채널접합영역 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |