KR970030631A - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR970030631A
KR970030631A KR1019950039986A KR19950039986A KR970030631A KR 970030631 A KR970030631 A KR 970030631A KR 1019950039986 A KR1019950039986 A KR 1019950039986A KR 19950039986 A KR19950039986 A KR 19950039986A KR 970030631 A KR970030631 A KR 970030631A
Authority
KR
South Korea
Prior art keywords
pattern
forming
oxide film
film
layer
Prior art date
Application number
KR1019950039986A
Other languages
English (en)
Other versions
KR0172545B1 (ko
Inventor
김승준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950039986A priority Critical patent/KR0172545B1/ko
Publication of KR970030631A publication Critical patent/KR970030631A/ko
Application granted granted Critical
Publication of KR0172545B1 publication Critical patent/KR0172545B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 반도체기판의 상부에 셀 어레이영역과 주변회로영역의 소자분리영역을 형성하기 위한 질화막패턴을 형성하고, 주변회로영역의 소자분리영역에 고농도 불순물을 주입한 후 열산화하여 소자분리막을 빠르게 형성하여 셀 어레이영역과 소자분리영역간의 단차를 없애고, 전체구조의 상부에 절연막을 형성한 후 반도체기판이 노출될 때까지 평탄하게 식각하므로써, 반도체소자의 소자분리막을 용이하게 형성한다.

Description

반도체 소자의 소자분리막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1g도는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조 공정도.

Claims (6)

  1. 반도체기판 상부에 패드산화막, 질화막을 차례로 증착하는 단계와, 셀 어레이영역에 소자분리막을 형성하기 위한 제1감광막패턴을 형성하는 단계와, 상기 제1감광막패턴을 식각 마스크로 하여 질화막패턴을 형성하는 동시에 패드산화막의 일정두께를 식각하는 단계와, 주변회로영역에 소자분리막을 형성하기 위한 제2 감광막패턴을 형성하는 단계와, 상기 제2 감광막패턴을 식각 마스크로 하여 질화막패턴을 형성하는 동시에 패드산화막의 일정두께를 식각하는 단계와, 상기 제2감광막패턴을 마스크로 하여 반도체기판의 표면에 불순물 주입층을 형성하는 단계와, 상기 불순물주입층을 열산화하여 일정두께의 필드산화막을 형성하는 단계와, 상기 셀어레이영역의 질화막패턴을 이용하여 패드산화막과 반도체기판을 차례로 식각하여 패드산화막패턴과, 일정깊이의 트랜지를 형성하는 단계와, 상기 구조의 전 표면에 산화막을 증착하는 단계와, 상기 산화막, 질화막패턴, 패드산화막패턴, 필드산화막을 반도체기판이 노출될 때까지 평탄하게 식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막제조 방법.
  2. 제1항에 있어서, 상기 패드산화막패턴과 트랜치를 형성할 때, 동시에 상기 질화막패턴과 필드산화막도 일정 두께로 식각하는 것을 추가로 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조 방법.
  3. 제2항에 있어서, 상기 질화막패턴과 필드산화막이 원래 두께의 10% 이상으로 식각되는 것을 특징으로 하는 반도체소자의 소자분리막 제조 방법.
  4. 제1항에 있어서, 상기 제1감광막패턴과, 제2 감광막패턴을 이용하여 패드산화막을 식각할때, 패드산화막 두께의 10% 이상을 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 반도체소자의 소자분리막 제조 방법.
  5. 제1항에 있어서, 상기 불순물주입층을 형성할 때, 주입되는 불순물의 농도는 1×1013∼1×1018도우즈인 것을 특징으로 하는 반도체소자의 소자분리막 제조 방법.
  6. 제5항에 있어서, 상기 불순물은 모든 원소의 이온, 원자, 분자등을 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039986A 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법 KR0172545B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039986A KR0172545B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039986A KR0172545B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR970030631A true KR970030631A (ko) 1997-06-26
KR0172545B1 KR0172545B1 (ko) 1999-03-30

Family

ID=19433154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039986A KR0172545B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR0172545B1 (ko)

Also Published As

Publication number Publication date
KR0172545B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR980005435A (ko) 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체 장치 및 그 제조 방법
KR970018527A (ko) 반도체 장치 및 그 제조 방법
KR880011930A (ko) 반도체장치의 제조방법
KR940012650A (ko) 반도체 소자의 콘택제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR920005296A (ko) 반도체 소자분리 제조방법
KR960036045A (ko) 반도체 접속장치 및 그 제조방법
KR950012586A (ko) 반도체 소자의 웰 및 정렬키 형성방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR950009922A (ko) 반도체소자의 콘택구조 및 그 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR910005423A (ko) 반도체 장치의 제조방법
KR970003825A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR940001408A (ko) 반도체의 메모리셀 제조방법
KR970004055A (ko) 각도 규정된 트렌치
KR970052508A (ko) 반도체 소자의 콘택홀 형성방법
KR960043051A (ko) 박막트랜지스터 제조방법
KR960012563A (ko) 반도체소자의 트랜지스터 제조방법
KR960009204A (ko) 이피롬의 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR970052804A (ko) 필드 산화막 제조 방법
KR910005399A (ko) 반도체 소자의 매몰접촉창과 다결정 실리콘 구조의 제조방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee