KR970052804A - 필드 산화막 제조 방법 - Google Patents

필드 산화막 제조 방법 Download PDF

Info

Publication number
KR970052804A
KR970052804A KR1019950050639A KR19950050639A KR970052804A KR 970052804 A KR970052804 A KR 970052804A KR 1019950050639 A KR1019950050639 A KR 1019950050639A KR 19950050639 A KR19950050639 A KR 19950050639A KR 970052804 A KR970052804 A KR 970052804A
Authority
KR
South Korea
Prior art keywords
nitride film
etching
oxide film
cvd
cvd nitride
Prior art date
Application number
KR1019950050639A
Other languages
English (en)
Other versions
KR0157921B1 (ko
Inventor
이상돈
김진호
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950050639A priority Critical patent/KR0157921B1/ko
Publication of KR970052804A publication Critical patent/KR970052804A/ko
Application granted granted Critical
Publication of KR0157921B1 publication Critical patent/KR0157921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 필드 산화막 제조 방법에 관한 것으로, 실리콘 기판에 패드 산화막을 증착하고 제1 CVD 질화막, 폴리 실리콘 및 제2 CVD 질화막을 차례대로 증착한 뒤, 포토 레지스트를 덮고 LOCOS 마스크를 사용하여 패턴을 형성하는 공정과; 상기 공정후 제2 CVD 질화막을 기울기(SLOPE)를 갖도록 식각하고 폴리 실리콘을 식각한 뒤 포토 레지스트를 제거한 다음에, 노출된 제1 CVD 질화막과 제2 CVD 질화막을 동시에 기울기를 갖도록 식각하는 공정과; 상기 공정 후 패드 산화막을 식각하고 실리콘 기판을 식각하는 공정과; 상기 공정 후 이온 주입 마스크를 이용하여 필드 이온 주입을 실시하는 공정으로 제조를 완료함으로써, 공정의 단순화를 이룰 수 있고 질화막의 두께 및 실리콘 식각량을 정확히 조절할 수 있는 장점을 갖는다.

Description

필드 산화막 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 필드 산화막의 제조를 도시한 공정 수순도.

Claims (6)

  1. 실리콘 기판에 패드 산화막을 증착하고 제1 CVD 질화막, 폴리 실리콘 및 제2 CVD 질화막을 차례대로 증착한 뒤, 포토 레지스트를 덮고 LOCOS 마스크를 사용하여 패턴을 형성하는 공정과; 상기 공정후 제2 CVD 질화막을 기울기(SLOPE)를 갖도록 식각하고 폴리 실리콘을 식각한 뒤 포토 레지스트를 제거한 다음에, 노출된 제1 CVD 질화막과 제2 CVD 질화막을 동시에 기울기를 갖도록 식각하는 공정과; 상기 공정 후 패드 산화막을 식각하고 실리콘 기판을 식각하는 공정과; 상기 공정 후 이온 주입 마스크를 이용하여 필드 이온 주입을 실시하는 공정으로 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
  2. 제1항에 있어서, 제1 CVD 질화막의 두께는 패드 산화막과의 비율에 의해 미리 결정되고, 제1 CVD 질화막 및 제2 CVD 질화막에 대하여 각각 1000-3000Å의 두께로 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
  3. 제1항에 있어서, 패드 산화막의 두께를 50-500Å으로 사용하여 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
  4. 제1항에 있어서, 폴리 실리콘의 두께를 50-3000Å으로 사용하여 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
  5. 제1항에 있어서, 실리콘 기판을 식각하지 않고 또한 제2 CVD 절연막의 두께가 제1 CVD 절연막의 두께보다 얇아 제1 CVD 절연막의 식각시 폴리 실리콘이 다 식각되도록 하여 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
  6. 제1항에 있어서, 폴리 실리콘 대신 CVD 산화막을 사용하여 제조되는 것을 특징으로 하는 필드 산화막 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050639A 1995-12-15 1995-12-15 필드 산화막 제조 방법 KR0157921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050639A KR0157921B1 (ko) 1995-12-15 1995-12-15 필드 산화막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050639A KR0157921B1 (ko) 1995-12-15 1995-12-15 필드 산화막 제조 방법

Publications (2)

Publication Number Publication Date
KR970052804A true KR970052804A (ko) 1997-07-29
KR0157921B1 KR0157921B1 (ko) 1999-02-01

Family

ID=19440560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050639A KR0157921B1 (ko) 1995-12-15 1995-12-15 필드 산화막 제조 방법

Country Status (1)

Country Link
KR (1) KR0157921B1 (ko)

Also Published As

Publication number Publication date
KR0157921B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5369052A (en) Method of forming dual field oxide isolation
KR960019649A (ko) 반도체 장치의 제조방법
KR970052804A (ko) 필드 산화막 제조 방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR950012586A (ko) 반도체 소자의 웰 및 정렬키 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR100200498B1 (ko) 반도체 소자의 소자분리막 및 그 형성방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR970003828A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR920013662A (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR940009762A (ko) 반도체 장치의 필드 산화막 형성 방법
KR970053480A (ko) 반도체소자 및 그 제조방법
KR910005423A (ko) 반도체 장치의 제조방법
KR970030382A (ko) 반도체 소자 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR920001743A (ko) Ldd구조 및 제조방법
KR960026557A (ko) 반도체 소자 및 그 제조방법
KR970003825A (ko) 반도체 소자의 소자간 분리막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee