KR960043051A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR960043051A KR960043051A KR1019950012298A KR19950012298A KR960043051A KR 960043051 A KR960043051 A KR 960043051A KR 1019950012298 A KR1019950012298 A KR 1019950012298A KR 19950012298 A KR19950012298 A KR 19950012298A KR 960043051 A KR960043051 A KR 960043051A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- channel
- channel region
- exposed
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000010408 film Substances 0.000 claims abstract 16
- 238000000034 method Methods 0.000 claims abstract 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
본 발명은 균일한 초박막 채널을 간단한 방법으로 형성할 수 있는 박막트랜지스터 제조방법에 관한 것으로, 반도체기판에 필드산화막, 게이트절연막, 게이트전극, 절연막을 형성한 후, 상기 절연막을 선택적으로 식각하여 콘택홀을 형성하고, 전체 상부에 채널용 전도막을 형성하는 공정을 포함하는 박막트랜지스터 제조방법에 있어서, 상기 채널용 전도막 상부에 감광막패턴을 형성하여 채널영역 상부의 상기 전도막을 노출시키는 제1단계; 상기 감광막패턴을 식각마스크로 이용한 식각으로 노출된 채널영역의 상기 전도막을 전체 두께의 일부를 제거하는 제2단계; 상기 노출된 채널영역의 전도막 상부에 불순물을 주입하는 제3단계; 상기 감광막패턴을 제거한 다음 전체 상부에 열산화막을 형성하는 제4단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2D도는 본 발명의 일실시예에 따른 박막트랜지스터 제조과정을 나타내는 단면도.
Claims (6)
1. 반도체기판에 필드산화막, 게이트절연막, 게이트전극, 절연막을 형성한 후, 상기 절연막을 선택적으로 식각항 콘택홀을 형성하고, 전체 상부에 채널용 전도막을 형성하는 공정을 포함하는 박막트랜지스터 제조방법에 있어서, 상기 채널용 전도막 상부에 감광막패턴을 형성하여 채널영역 상부의 상기 전도막을 노출시키는 제1단계; 상기 감광막패턴을 식각마스크로 이용한 식각으로 노출된 채널영역의 상기 전도막을 전체 두께의 일부를 제거하는 제2단계; 상기 노출된 채널영역의 전도막 상부에 불순물을 주입하는 제3단계; 상기 감광막패턴을 제거한 다음 전체 상부에 열산화막을 형성하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항에 있어서, 상기 채널용 전도막은 폴리실리콘막으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항 또는 제2항에 있어서, 상기 제2단계는 비등방성 과소식각으로 노출된 채널영역의 상기 폴리실리콘막을 전체 두께의 40 내지 60%를 제거함으로써 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항 또는 제2항에 있어서, 상기 제3단계는 실리콘원자를 이온주입함으로써 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제4항에 있어서, 상기 실리콘원자의 이온주입은 10 내지 30keV, 1×1011 내지 1×1016원자/㎠의 조건으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항 또는 제2항에 있어서, 상기 제3단계는 아르곤원자를 이온주입함으로써 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012298A KR0147713B1 (ko) | 1995-05-17 | 1995-05-17 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012298A KR0147713B1 (ko) | 1995-05-17 | 1995-05-17 | 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043051A true KR960043051A (ko) | 1996-12-21 |
| KR0147713B1 KR0147713B1 (ko) | 1998-11-02 |
Family
ID=19414726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012298A KR0147713B1 (ko) | 1995-05-17 | 1995-05-17 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147713B1 (ko) |
-
1995
- 1995-05-17 KR KR1019950012298A patent/KR0147713B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147713B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002690A (ko) | 저저항 게이트전극을 갖는 반도체소자의 제조방법 | |
| KR0132490B1 (ko) | 박막트랜지스터 제조방법 | |
| KR960043051A (ko) | 박막트랜지스터 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
| KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR970023886A (ko) | 트랜지스터 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970024283A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR960043291A (ko) | 트랜지스터 제조방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR980005893A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR960026472A (ko) | 트랜지스터 제조방법 | |
| KR970030631A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR970052145A (ko) | 반도체 장치의 이중 웰(twin well) 형성방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970030905A (ko) | 트랜지스터 제조방법 | |
| KR960002704A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| KR940001408A (ko) | 반도체의 메모리셀 제조방법 | |
| KR970023727A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |