KR970052145A - 반도체 장치의 이중 웰(twin well) 형성방법 - Google Patents
반도체 장치의 이중 웰(twin well) 형성방법 Download PDFInfo
- Publication number
- KR970052145A KR970052145A KR1019950057132A KR19950057132A KR970052145A KR 970052145 A KR970052145 A KR 970052145A KR 1019950057132 A KR1019950057132 A KR 1019950057132A KR 19950057132 A KR19950057132 A KR 19950057132A KR 970052145 A KR970052145 A KR 970052145A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- photoresist pattern
- well
- conductive
- nitride film
- Prior art date
Links
Abstract
단순한 공정을 이용한 반도체 장치의 이중웰 형성방법에 관하여 개시한다. 본 발명은 제1도전형의 반도체 기판에 산화막 및 질화막을 형성하는 단계와, 상기 질화막 상에 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 마스크로 상기 질화막을 패터닝하는 단계와, 상기 제1포토레지스트 패턴을 마스크로 상기 기판의 전면에 제2도전형의 불순물을 이온주입하여 제2도전형 웰을 형성하는 단계와, 상기 질화막및 산화막을 제거하는 단계와, 상기 질화막 및 산화막에 제거된 기판을 선택적으로 산화시켜 필드산화막을 형성하는 단계와, 상기 제2도전형의 웰의 상부에 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 마스크로 제1도전형의 불순물을 필드이온주입하여 제1도전형의 웰을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 이중웰 형성방법을 제공한다. 본 발명에 의하면, 필드이온주입시 동시에 제1도전형의 웰을 형성하는 단순한 공정으로 이중웰을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명에 의한 반도체 장치의 이중웰 형성방법을 설명하기 위하여 도시한 단면도이다.
Claims (1)
- 제1도전형의 반도체 기판에 산화막 및 질화막을 형성하는 단계; 상기 질화막 상에 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 마스크로 상기 질화막을 패터닝하는 단계; 상기 제1포토레지스트 패턴을 마스크로 상기 기판의 전면에 제2도전형의 불순물을 이온주입하여 제2도전형 웰을 형성하는 단계; 상기 질화막 및 산화막을 제거하는 단계; 상기 질화막 및 산화막이 제거된 기판을 선택적으로 산화시켜 필드산화막을 형성하는 단계; 상기 제2도전형의 웰의 상부에 제2포토레지스트 패턴을 형성하는 단계; 및 상기 제2포토레지스트 패턴을 마스크로 제1도전형의 불순물을 필드이온주입하여 제1도전형의 웰을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 이중웰 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057132A KR970052145A (ko) | 1995-12-26 | 1995-12-26 | 반도체 장치의 이중 웰(twin well) 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057132A KR970052145A (ko) | 1995-12-26 | 1995-12-26 | 반도체 장치의 이중 웰(twin well) 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052145A true KR970052145A (ko) | 1997-07-29 |
Family
ID=66618352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950057132A KR970052145A (ko) | 1995-12-26 | 1995-12-26 | 반도체 장치의 이중 웰(twin well) 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052145A (ko) |
-
1995
- 1995-12-26 KR KR1019950057132A patent/KR970052145A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960019770A (ko) | 상보형 모스 소자의 게이트 전극 형성 방법 | |
| KR970018187A (ko) | 반도체 장치 제조방법 | |
| KR970052145A (ko) | 반도체 장치의 이중 웰(twin well) 형성방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
| KR980005899A (ko) | 포토레지스트의 스트리핑방법 | |
| KR970023992A (ko) | 반도체 장치의 매입층 형성 방법 | |
| KR970024167A (ko) | 반도체장치의 트윈웰 제조방법 | |
| KR960032730A (ko) | 고압 반도체 소자 및 그 제조방법 | |
| KR960005940A (ko) | 소자분리 산화막 형성 방법 | |
| KR960043051A (ko) | 박막트랜지스터 제조방법 | |
| KR970053453A (ko) | 이온 주입을 이용한 필드 산화막 제조 방법 | |
| KR950025931A (ko) | 게이트 전극 형성방법 | |
| KR960039355A (ko) | 비휘발성 메모리 셀의 채널스톱영역 형성방법 | |
| KR970077357A (ko) | 모스(mos) 트랜지스터의 제조방법 | |
| KR970023884A (ko) | 반도체 소자의 제조방법 | |
| KR920001618A (ko) | 자기정렬을 이용한 소자격리 방법 | |
| KR970053894A (ko) | 반도체 소자의 웰 제조방법 | |
| KR970053120A (ko) | 반도체장치의 제조방법 | |
| KR970013112A (ko) | 반도체 소자 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR960043103A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 | |
| KR970054108A (ko) | 반도체 메모리 장치의 제조방법 | |
| KR970053430A (ko) | Sepox법을 이용한 반도체장치의 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |