KR960032730A - 고압 반도체 소자 및 그 제조방법 - Google Patents

고압 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR960032730A
KR960032730A KR1019950003023A KR19950003023A KR960032730A KR 960032730 A KR960032730 A KR 960032730A KR 1019950003023 A KR1019950003023 A KR 1019950003023A KR 19950003023 A KR19950003023 A KR 19950003023A KR 960032730 A KR960032730 A KR 960032730A
Authority
KR
South Korea
Prior art keywords
impurity
impurity region
forming
region
high voltage
Prior art date
Application number
KR1019950003023A
Other languages
English (en)
Other versions
KR0161392B1 (ko
Inventor
한정욱
안경호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950003023A priority Critical patent/KR0161392B1/ko
Publication of KR960032730A publication Critical patent/KR960032730A/ko
Application granted granted Critical
Publication of KR0161392B1 publication Critical patent/KR0161392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

고압 반도체 소자 및 그 제조방법에 관하여 설명되어 있다. 제1도전형의 반도체기판, 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트전극, 상기 게이트전극 하부에 형성되고 제1불순물 농도를 갖는 제1도전형의 제1불순물영역, 상기 제1불순물영역을 사이에 두고 대칭적으로 형성되며 제2불순물 농도를 갖는, 상기 제1도전형에 반대인 제2도전형의 제2불순물영역, 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 그 접합부의 깊이가 상기 제2불순물영역보다 작으며, 제3불순물 농도를 갖는제2도전형의 제3불순물영역 및 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 상기 제3불순물영역과 동일한 토폴로지(topology)를 갖도록 형성된 필드신화막을 구비한다. 고압 반도체 소자의 소오스 및 드레인을 채널에 대해 대칭형으로 구성하고 채널과 소오스/드레인을 서로 다른 도전형으로 형성함으로써 종래 문제점을 해결할 수 있다.

Description

고압 반도체 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2H도는 본 발명의 제1실시예에 의한 고압 반도체 소자의 제조방법을 설명하기 위한 단면도.

Claims (11)

  1. 제1도전형의 반도체기판; 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극 하부에 형성되고 제1불순물 농도를 갖는 제1도전형의 제1불순물영역; 상기 제1불순물영역을 사이에 두고 대칭적으로 형성되며 제2불순물 농도를 갖는, 상기 제1도전형에 반대인 제2도전형의 제2불순물영역; 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 그 접합부의 깊이가 상기 제2불순물영역보다 작으며, 제3불순물 농도를 갖는 제2도전형의 제3불순물영역; 및 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 상기 제3불순물영역과 동일한 토폴로지(topology)를 갖도록 형성된 필드산화막을 구비하는 것을 특징으로 하는 고압 반도체 소자.
  2. 제1항에 있어서, 상기 제2불순물 농도는 저농도로, 제3불순물 농도는 고농도로 형성된 것을 특징으로 하는 고압 반도체 소자.
  3. 제1항에 있어서, 상기 제1불순물영역은 고압 반도체 소자의 채널영역인 것을 특징으로 하는 고압 반도체 소자.
  4. 제1항에 있어서, 상기 제2 및 제3불순물영역은 고압 반도체 소자의 소오스/드레인인 것을 특징으로 하는 고압 반도체 소자.
  5. 제1도전형의 반도체 기판; 상기 반도체기판 상에 게이트절연막을 개재하여 형성된 게이트 전극; 상기 게이트전극 하부에 형성되고 그 표젼이 요형 또는 철형 구조를 가지며, 제1불순물 농도를 갖는 제1도전형의 제1불순물영역; 상기 제1불순물영역을 사이에 두고 대칭적으로 형성되며 제2불순물 농도를 갖는, 상기 제1도전형에 반대인 제2도전형의 제2불순물영역; 및 상기 제2불순물영역 내의 상기 기판 표면에 형성되고 그 접합부의 깊이가 상기 제2불순물영역보다 작으며, 제3불순물 농도를 갖는 제2도전형의 제3불순물영역을 구비하는 것을 특징으로 하는 고압 반도체 소자.
  6. 제5항에 있어서, 상기 제1불순물영역의 요형 구조는 P채널 고압소자의 채널로, 철형 구조는 N채널 고압소자의 채널로 형성된 것을 특징으로 하는 고압 반도체 소자.
  7. 제1도전형의 반도체기판 상에 제1패드산화막 및 제1질화막을 형성하는 단계; 상기 제1질화막을 패터닝하여 고압 반도체소자의 소오스/드레인 영역 및 소자분리영역을 한정하는 단계; 한정된 상기 고압 반도체소자의 소오스/드레인 영역 및 소자분리영역에 제1필드산화막을 형성하는 단계; 상기 제1필드산화막, 상기 제1질화막, 및 제1패드산화막을 제거하여 굴곡을 갖는 반도체기판 표면을 형성하는 단계; 상기 결과물 상에 제1포토레지스트 페턴을 형성하고 이를 이온 주입 마스크로 사용하여 제1도전형의 불순물을 이온주입하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 결과물 상에 제1포토레지스트 페턴을 형성하고 이를 이온주입 마스크로 사용하여 제2도전형의 불순물을 이온주입하는 단계; 상기 결과물 상에 제2패드산화막 및 제2질화막을 형성하는 단계; 상기 제2질화막을 패터닝하여 고압 반도체소자의 소오스/드레인 영역 및 소자분리영역을 한정하는 단계; 한정된 상기 고압 반도체소자의 소오스/드레인 영역 및 소자분리영역에 상기 반도체기판과 동일한 토폴로지를 갖는 제2필드산화막을 형성하는 단계; 상기 제2질화막 및 제2패드산화막을 제거하는 단계; 및 상기 결과물 상에 게이트 산화막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 고압 반도체 소자의 제조방법.
  8. 제7항에 있어서, 상기 제1패드산화막 및 제1질화막을 형성하는 단계 전, 상기 제1도전형의 반도체 기판에 제2도전형의 웰을 형성하는 단계를 더 구비하는 것을 특징으로 하는 고압 반도체 소자의 제조방법.
  9. 제7항에 있어서, 상기 제2필드 산화막을 형성하는 단계에서의 열산화공정에 의해, 상기 기판 내에 제1불순물 농도를 갖는 제1도전형의 제1불순물영역과 제2불순물 농도를 갖는 제2도전형의 제2불순물영역이 형성되는 것을 특징으로 하는 고압 반도체 소자의 제조방법.
  10. 제7항에 있어서, 상기 게이트 전극을 형성하는 단계 후, 제3불순물농도를 갖는 제2도전형의 제3불순물영역을 형성하는 단계를 더 구비하는 것을 특징으로 하는 고압 반도체 소자의 제조방법.
  11. 제1도전형의 반도체기판 상에 제1패드산화막 및 제1질화막을 형성하는 단계; 상기 제1질화막을 패터닝하여 고압 반도체소자의 소오스/드레인 영역 및 소자분리영역을 한정하는 단계; 패터닝된 상기 제1질화막을 이온주입 마스크로 사용하여 상기 결과물 전면에 제1도전형의 불순물을 이온주입하는 단계; 상기 결과물 상에 제1필드산화막을 형성하는 단계; 상기 제1질화막을 제거한 다음 상기 결과물 전면에 제2도전형의 불순물을 이온주입하는 단계; 상기 결과물 상에 제2패드산화막 및 제2질화막을 형성하는 단계; 상기 제2질화막을 패터닝하여 소자분리영역을 한정하는 단계; 한정된 상기 소자분리영역에 제2필드산화막을 형성하는 단계; 상기 제2질화막 및 제2패드산화막을 제거하는 단계; 및 상기 결과물 상에 게이트 산화막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 고압 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003023A 1995-02-17 1995-02-17 고압 반도체 소자 및 그 제조방법 KR0161392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003023A KR0161392B1 (ko) 1995-02-17 1995-02-17 고압 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003023A KR0161392B1 (ko) 1995-02-17 1995-02-17 고압 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960032730A true KR960032730A (ko) 1996-09-17
KR0161392B1 KR0161392B1 (ko) 1998-12-01

Family

ID=19408288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003023A KR0161392B1 (ko) 1995-02-17 1995-02-17 고압 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0161392B1 (ko)

Also Published As

Publication number Publication date
KR0161392B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR940027104A (ko) 트랜지스터 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR980006542A (ko) 반도체소자 제조방법
TW349273B (en) Fabrication method of semiconductor device containing N- and P-channel MOSFETS
KR970018223A (ko) 반도체 집적 회로의 제조 방법
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR960032730A (ko) 고압 반도체 소자 및 그 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
JPS59195869A (ja) 半導体装置の製造方法
KR0130384B1 (ko) 고전압 cmos 트랜지스터 제조방법
KR970003866A (ko) 고전압 반도체장치의 제조방법
KR970008582A (ko) 반도체 장치의 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR970052145A (ko) 반도체 장치의 이중 웰(twin well) 형성방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR980005801A (ko) 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법
KR970077357A (ko) 모스(mos) 트랜지스터의 제조방법
KR970013119A (ko) 반도체소자 제조방법
KR960026461A (ko) 반도체 소자의 트랜지스터 제조방법
KR960039430A (ko) 고전압용 모스 트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR920007215A (ko) 다층구조의 시모스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050705

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee