KR970003866A - 고전압 반도체장치의 제조방법 - Google Patents

고전압 반도체장치의 제조방법 Download PDF

Info

Publication number
KR970003866A
KR970003866A KR1019950019033A KR19950019033A KR970003866A KR 970003866 A KR970003866 A KR 970003866A KR 1019950019033 A KR1019950019033 A KR 1019950019033A KR 19950019033 A KR19950019033 A KR 19950019033A KR 970003866 A KR970003866 A KR 970003866A
Authority
KR
South Korea
Prior art keywords
region
well
active region
conductivity type
photoresist pattern
Prior art date
Application number
KR1019950019033A
Other languages
English (en)
Other versions
KR0151069B1 (ko
Inventor
김건수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950019033A priority Critical patent/KR0151069B1/ko
Publication of KR970003866A publication Critical patent/KR970003866A/ko
Application granted granted Critical
Publication of KR0151069B1 publication Critical patent/KR0151069B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

고전압 N-채널 및 P-채널 모스 트랜지스터와 저전압 N-채널 및 P-채널 모스 트랜지스터를 구비하는 반도체장치의 제조방법이 개시되어 있다. 제1 도전형의 반도체 기판에 제2 도전형의 제1웰과 제1도전형의 제2웰을 차례로 형성한 후, 그 위에활성영역을 정의하기 위한 다수의 물질패턴들을 형성한다. 결과물 상에, 제1웰의 제1영역, 제2웰의 제2영역, 및 제1웰과제2웰을 제외한 기판의 제3영역을 개구시키도록 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 마스크로 하여 제1도전형의 불순물을 이온주입한다. 포토마스크의 추가없이 높은 파괴전압을 갖는 고전압 P-채널 모스 트랜지스터를 형성할수 있다.

Description

고전압 반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 의한 반도체장치의 레이아웃도.

Claims (12)

  1. 제1도전형의 반도체기판에 제2도전형의 제1웰과 제1도전형의 제2웰을 차례로 형성하는 단계; 상기 제1웰및 제2웰이 형성된 결과물 상에 활성영역을 정의하기 위한 다수의 물질패턴들을 형성하는 단계; 상기 결과물 상에, 상기제1웰에서의 제1영역, 상기 제2웰에서의 제2영역, 및 상기 제1웰과 제2웰을 제외한 상기 기판에서의 제3영역을 개구시키도록 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여 제1도전형의 불순물을 이온주입하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 포토레지스트 패턴에 의해 개구되는 상기 제2웰의 제2영역은 소자분리막이 형성될영역인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 포토레지스트 패턴에 의해 개구되는 상기 제1웰의 제1영역은, 고전압 P-채널 모스트랜지스터의 소오스/드레인이 될 활성영역과, 상기 활성영역에 인접하는 채널영역의 일부분과, 상기 활성영역에 인접하는 소자분리막의 일부분인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 포토레지스트 패턴에 의해 개구되는 상기 제1웰과 제2웰을 제외한 기판의 제3영역은, 고전압 N-채널 모스 트랜지스터의 활성영역과, 상기 활성영역에 인접하는 소자분리막 영역의 일부분을 제외한 영역인것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 제1도전형의 불순물의 이온주입은 상기 활성영역을 정의하기 위한 다수의 물질패턴들을 투과하여 고전압 P-채널 모스 트랜지스터의 활성영역의 표면에 제1도전형의 불순물층이 형성될 수 있는 에너지로 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 활성영역을 정의하기 위한 다수의 물질패턴들은 산화막 및 질화막으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 활성영역을 정의하기 위한 다수의 물질패턴들은 산화막, 다결정실리콘막 및 질화막으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 상기 포토레지스트 패턴을 마스크로 하여 제1도전형의 불순물을 이온주입하는 단계 후,상기 포토레지스트 패턴을 제거하는 단계; 열산화 공정을 실시하여 소자분리막을 형성하는 단계; 및 상기 다수의 물질패턴들을 제거하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제1항에 있어서, 상기 제2웰의 제2영역이 제2웰 전체영역인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제1도전형의 반도체기판에 제2도전형의 제1웰과 제1도전형의 제2웰을 차례로 형성하는 단계; 상기 제1웰및 제2웰이 형성된 결과물 상에 활성영역을 정의하기 위한 다수의 물질패턴들을 형성하는 단계; 상기 결과물 상에, 상기제1웰에서의 제1영역, 상기 제2웰 및 상기 제1웰과 제2웰을 제외한 상기 기판에서의 제3영역을 개구시키도록 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여 제1도전형의 불순물을 이온주입하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 포토레지스트 패턴에 의해 개구되는 상기 제1웰의 제1영역은, 고전압 P-채널 모스트랜지스터의 소오스/드레인이 형성될 활성영역과, 상기 활성영역에 인접하는 채널영역의 일부분과, 상기 활성영역에 인접하는 소자분리막의 일부분인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제10항에 있어서, 상기 포토레지스트 패턴에 의해 개구되는 상기 기판의 제3영역은, 고전압 N-채널 모스트랜지스터의 활성영역과 상기 활성영역에 인접하는 소자분리막 영역의 일부분을 제외한 영역인 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019033A 1995-06-30 1995-06-30 고전압 반도체장치의 제조방법 KR0151069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019033A KR0151069B1 (ko) 1995-06-30 1995-06-30 고전압 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019033A KR0151069B1 (ko) 1995-06-30 1995-06-30 고전압 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970003866A true KR970003866A (ko) 1997-01-29
KR0151069B1 KR0151069B1 (ko) 1998-12-01

Family

ID=19419430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019033A KR0151069B1 (ko) 1995-06-30 1995-06-30 고전압 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0151069B1 (ko)

Also Published As

Publication number Publication date
KR0151069B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR960002833A (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR970003866A (ko) 고전압 반도체장치의 제조방법
KR970008580A (ko) 반도체 소자의 트랜지스터 제조방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR960039273A (ko) 반도체 소자의 제조방법
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
KR960032730A (ko) 고압 반도체 소자 및 그 제조방법
KR970013407A (ko) 모스 트랜지스터 제조 방법
KR980005801A (ko) 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법
KR970003801A (ko) 반도체 소자의 제조방법
KR950021745A (ko) 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR970003533A (ko) 반도체 소자의 제조방법
KR960026554A (ko) 반도체소자 제조방법
KR970004093A (ko) 스태틱 램의 박막 트랜지스터 및 그 제조 방법
KR940004855A (ko) Ldd mosfet 제조방법
KR960009204A (ko) 이피롬의 제조방법
KR970008582A (ko) 반도체 장치의 제조방법
KR940004854A (ko) Ldd mosfet 제조방법
KR960026972A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법
KR920013755A (ko) 멀티게이트를 사용한 모스 트랜지스터 및 그 제조방법
KR970054199A (ko) Sram의 박막 트랜지스터 제조방법
KR960026448A (ko) 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee