KR980005801A - 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 - Google Patents
고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR980005801A KR980005801A KR1019960020842A KR19960020842A KR980005801A KR 980005801 A KR980005801 A KR 980005801A KR 1019960020842 A KR1019960020842 A KR 1019960020842A KR 19960020842 A KR19960020842 A KR 19960020842A KR 980005801 A KR980005801 A KR 980005801A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon film
- film
- resistance
- implantation process
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Abstract
본 발명은 반도체 기판의 필드산화막 상에 하부 폴리실리콘막 패턴을 형성하는 단계와, 상기 하부 폴리실리콘막 패턴의 일부를 덮도록 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마사크로 소오스 및 드레인용 불순물을 선택적으로 이온주입하는 단계를 포함하여 ,고저항과 저저항을 갖는 하부 폴리실리콘막 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다. 본 발명에 의하면, 단순한 공정으로 저저항과 고저항의 저항층을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1돈 내지 제5도는 본 발명에 의하여 고저항과 저저항의 저항층(resistor)을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
Claims (8)
- 반도체 기판에 필드산화막을 형성하여 활성영역을 비활성영역을 한정하는 단계; 상기 필드사화막이 형성된 기판의 전면에 하부 폴리실리콘막을 형성하는 단계; 상기 하부 폴리실리콘막에 저항조절용으로 불순물을 이온주입하는 단계; 상기 하부 폴리실리콘막 상에 유전체막을 형성하는 단계; 상기 유전체막 및 하부 폴리실리콘막을 페터닝하여 상기 필드산화막 상에 저항층으로 이용되는 하부 폴리실리콘막 패턴과 유전체막 패턴을 형성하는 단계; 상기 기판의 활성영역 상에 산화막을 형성하는 단계; 상기 산화물이 형성된 기판의 전면에 상부 폴리실리콘막을형성하는 단계; 상기 상부 폴리실리콘막을 차례로 식각하여 상기 활성영영상에 게이트 산화막과 게이트 전극으로 이용되는 상부 폴리실리콘막 패턴을 형성하는 단계; 상기 하부 폴리실리콘막 패턴의 일부를 덮도록 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 소오스 및 드레인용 불순물을 선택적으로 이온주입하는 단계를 포함하여, 고저항과 저저항을 갖는 하부 폴리실리콘막 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 소오스 및 드레인용 불순물을 비소 또는 붕소를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 상부 폴리실리콘막을 형성하는 단계후에 상기 상부 폴리실리콘막 상에 저저항 물질층을 형성하고, 상기 상부 폴리실리콘막 및 산화막의 식각단계에서 저저항 물질층을 형성하고, 상부 폴리실리콘막 및 산화막을 차례로 식각하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 저저항 물질층은 텅스텐 실리사이드막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체기판상에 형성되는 필드산화막 상에 복수의 고저항패턴들을 동시에 형성하는 단계; 및 상기 복수의 저항패턴들 중 일부 고저항패턴에만 후속 액티브영역의 이온주입공정시 동시에 이온주입을 하여 고저항패턴의 저항값을 낮추는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 후속 이온주입공정은 엔모스 트랜지스터이 소스 및 드레인영역을 형성하기 위한 이온주입공정인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 후속 이온주입공정은 피모스 트랜지스터이 소스 및 드레인영역을 형성하기 위한 이온주입공정인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 후속 이온주입공정은 모스 트랜지스터이 소스 및 드레인영역을 형성하기 위한 이용주입공정인 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960020842A KR100205221B1 (ko) | 1996-06-11 | 1996-06-11 | 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960020842A KR100205221B1 (ko) | 1996-06-11 | 1996-06-11 | 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005801A true KR980005801A (ko) | 1998-03-30 |
KR100205221B1 KR100205221B1 (ko) | 1999-07-01 |
Family
ID=19461476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960020842A KR100205221B1 (ko) | 1996-06-11 | 1996-06-11 | 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100205221B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160011364A (ko) | 2014-07-22 | 2016-02-01 | (주)스마트뉴트리 | 링크된 베타-싸이클로덱스트린 및 그 용도 |
-
1996
- 1996-06-11 KR KR1019960020842A patent/KR100205221B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160011364A (ko) | 2014-07-22 | 2016-02-01 | (주)스마트뉴트리 | 링크된 베타-싸이클로덱스트린 및 그 용도 |
Also Published As
Publication number | Publication date |
---|---|
KR100205221B1 (ko) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6790781B2 (en) | Dual depth trench isolation | |
KR950025920A (ko) | 반도체소자 제조방법 | |
KR970018187A (ko) | 반도체 장치 제조방법 | |
KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
TW349273B (en) | Fabrication method of semiconductor device containing N- and P-channel MOSFETS | |
KR980005801A (ko) | 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 | |
KR960039434A (ko) | 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법 | |
JPH1098186A (ja) | 半導体装置及びその製造方法 | |
KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR100243282B1 (ko) | 반도체소자의제조방법 | |
US20060263954A1 (en) | Method of forming thin film transistor | |
KR960039273A (ko) | 반도체 소자의 제조방법 | |
KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
KR970054398A (ko) | 모스트랜지스터 제조 방법 | |
JPH10163490A (ja) | トランジスタの製造方法 | |
KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR970053069A (ko) | 모오스 전계 효과 트랜지스터 제조 방법 | |
KR970003866A (ko) | 고전압 반도체장치의 제조방법 | |
KR970004030A (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
KR960009204A (ko) | 이피롬의 제조방법 | |
KR950024331A (ko) | 반도체 소자 제조방법 | |
KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
KR960032730A (ko) | 고압 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |