KR960039273A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR960039273A KR960039273A KR1019950008341A KR19950008341A KR960039273A KR 960039273 A KR960039273 A KR 960039273A KR 1019950008341 A KR1019950008341 A KR 1019950008341A KR 19950008341 A KR19950008341 A KR 19950008341A KR 960039273 A KR960039273 A KR 960039273A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- impurity
- wafer
- region
- type
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법이 개시된다.
본 발명은 필드 영역에 고농도의 불순물 이온을 주입하여 형성된 채널스톱 영역이 필드 산화막 형성을 위한 고온 산화공정으로 저농도의 채널스톱 영역으로 되어 소자의 동작시 필드 반전이 발생되는 것을 방지하기 위하여, 필드 산화막 주변에 고농도의 불순물 영역을 형성한다.
따라서, 본 발명은 소자의 수율을 증대시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 제1E도는 본 발명의 제1실시예에 의한 반도체 소자의 제조방법을 설명하기 의한 소자의 단면도.
Claims (8)
- 반도체 소자의 제조방법에 있어서, 필드 영역이 개방된 산화방지층을 웨이퍼상에 형성한 후, 불순물 이온 주입공정으로 상기 필드 영역에 제1불순물 영역을 형성하는 단계와, 열산화공정으로 필드 산화막을 형성한 후, 상기 산화방지층을 제거하는 단계와, 상기 필드 산화막 주변의 웨이퍼 일부가 개방되도록 포토레지스트 패턴을 형성하는 단계와, 불순물 이온 주입공정으로 상기 웨이퍼의 개방된 부분에 상기 제1불순물 영역에 연하는 제2불순물 영역을 형성하므로, 이로인하여 상기 제1 및 2불순물 영역으로 된 채널스톱 영역이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 웨이퍼가 P-타입일 경우, 상기 제1 및 제2불순물 영역은 고농도의 P-타입 불순물 이온을 주입하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 웨이퍼가 P-타입일 경우, 상기 제1 및 2불순물 영역 각각은 B 및 BF2이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 웨이퍼가 N-타입일 경우, 상기 제1 및 2불순물 영역은 고농도의 N-타입 불순물 이온을 주입하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 웨이퍼가 N-타입일 경우, 상기 제1 및 2불순물 영역 각각은 P, As 및 Sb 이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- N-웰 CMOS 소자의 제조방법에 있어서, P-타입 웨이퍼의 소정부분에 N-웰을 형성한 후, 필드 영역이 개방된 산화방지층을 상기 웨이퍼상에 형성하는 단계와, 상기 N-웰 상에 제1포토레지스트 패턴을 형성한 후 , 상기 산화방지층 및 상기 제1포토레지스트 패턴을 이온 주입 마스크로 한 불순물 이온 주입공정으로 P-타입 웨이퍼의 필드 영역에 제1불순물 영역을 형성하는 단계와, 상기 제1포토레지스트 패턴을 제거한 후, 열산화공정으로 필드산화막을 형성하는 단계와, 상기 산화방지층을 제거한 후, NMOS 및 PMOS 트랜지스터의 게이트 전극을 형성하고, 이후 NMOS 트랜지스터의 소오스 및 드레인 전극을 형성하는 단계와, 상기 PMOS 트랜지스터의 소오스/드레인 영역과 상기 NMOS 트랜지스터의 필드 산화막 주변의 P-타입 웨이퍼 일부가 개방되도록 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 이온 주입 마스크로한 불순물 이온 주입공정으로 PMOS 트랜지스터의 소오스 및 드레인 전극을 형성함과 동시에 P-타입 웨이퍼의 개방된 부분에 상기 제1불순물 영역에 연하는 제2불순물 영역을 형성하므로, 이로인하여 상기 제1 및 2불순물 영역으로 된 채널스톱 영역이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제6항에 있어서, 상기 제1 및 2불순물 영역은 고농도의 P-타입 불순물 이온으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제6항에 있어서, 상기 제1 및 2불순물 영역은 B 및 BF2이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950008341A KR0146528B1 (ko) | 1995-04-11 | 1995-04-11 | 반도체 소자의 제조방법 |
US08/630,356 US5789287A (en) | 1995-04-11 | 1996-04-10 | Method of forming field isolation in manufacturing a semiconductor device |
CN96107230A CN1060587C (zh) | 1995-04-11 | 1996-04-11 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950008341A KR0146528B1 (ko) | 1995-04-11 | 1995-04-11 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039273A true KR960039273A (ko) | 1996-11-21 |
KR0146528B1 KR0146528B1 (ko) | 1998-11-02 |
Family
ID=19411882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950008341A KR0146528B1 (ko) | 1995-04-11 | 1995-04-11 | 반도체 소자의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5789287A (ko) |
KR (1) | KR0146528B1 (ko) |
CN (1) | CN1060587C (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
KR19990061339A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 반도체 소자 제조방법 |
US20070167681A1 (en) * | 2001-10-19 | 2007-07-19 | Gill Thomas J | Portable imaging system employing a miniature endoscope |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554726A (en) * | 1984-04-17 | 1985-11-26 | At&T Bell Laboratories | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well |
US4598460A (en) * | 1984-12-10 | 1986-07-08 | Solid State Scientific, Inc. | Method of making a CMOS EPROM with independently selectable thresholds |
EP0248988B1 (de) * | 1986-06-10 | 1990-10-31 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen |
US4839301A (en) * | 1988-12-19 | 1989-06-13 | Micron Technology, Inc. | Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants |
JPH0766946B2 (ja) * | 1989-03-31 | 1995-07-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5138420A (en) * | 1989-11-24 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having first and second type field effect transistors separated by a barrier |
JPH04348053A (ja) * | 1991-05-24 | 1992-12-03 | Nippon Steel Corp | 半導体装置の製造方法 |
KR960014448B1 (ko) * | 1993-12-14 | 1996-10-15 | 금성일렉트론 주식회사 | 반도체 소자간의 격리방법 |
-
1995
- 1995-04-11 KR KR1019950008341A patent/KR0146528B1/ko not_active IP Right Cessation
-
1996
- 1996-04-10 US US08/630,356 patent/US5789287A/en not_active Expired - Lifetime
- 1996-04-11 CN CN96107230A patent/CN1060587C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1140333A (zh) | 1997-01-15 |
KR0146528B1 (ko) | 1998-11-02 |
US5789287A (en) | 1998-08-04 |
CN1060587C (zh) | 2001-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
US5677224A (en) | Method of making asymmetrical N-channel and P-channel devices | |
JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
US6051471A (en) | Method for making asymmetrical N-channel and symmetrical P-channel devices | |
KR960039273A (ko) | 반도체 소자의 제조방법 | |
US6362034B1 (en) | Method of forming MOSFET gate electrodes having reduced depletion region growth sensitivity to applied electric field | |
JPH0346238A (ja) | 半導体装置の製造方法 | |
KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JPS61156858A (ja) | 相補型mos電界効果トランジスタの製造方法 | |
KR950012035B1 (ko) | 상보 모스 트랜지스터 제조방법 | |
KR19990057380A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
KR100278910B1 (ko) | 반도체소자 및 그 제조방법 | |
KR980005871A (ko) | 반도체 장치 제조 방법 | |
KR950012646A (ko) | 트랜지스터의 제조방법 | |
KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
KR100207547B1 (ko) | 씨모스 제조방법 | |
KR100243282B1 (ko) | 반도체소자의제조방법 | |
KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
KR100474543B1 (ko) | 반도체소자의 제조방법 | |
KR970053040A (ko) | Cmos 트랜지스터의 제조 방법 | |
JPH02102543A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
KR950015660A (ko) | 반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 | |
KR960043173A (ko) | 고집적 상보형 트랜지스터(cmosfet) 제조 방법 | |
KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |