KR950015660A - 반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 - Google Patents
반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950015660A KR950015660A KR1019930024197A KR930024197A KR950015660A KR 950015660 A KR950015660 A KR 950015660A KR 1019930024197 A KR1019930024197 A KR 1019930024197A KR 930024197 A KR930024197 A KR 930024197A KR 950015660 A KR950015660 A KR 950015660A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- forming
- type impurity
- ldd
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract 24
- 239000012535 impurity Substances 0.000 claims abstract 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract 15
- 230000004888 barrier function Effects 0.000 claims abstract 12
- 239000000758 substrate Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 5
- 238000002955 isolation Methods 0.000 claims abstract 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 4
- 238000000137 annealing Methods 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 125000006850 spacer group Chemical group 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치의 LDD트랜지스터 제조방법으로; (가) 반도체 기판 위에 활성영역과 격리영역을 형성한 다음 nM0S 트랜지스터 형성 부위와 pMOS 트랜지스터 형성 부위를 정의하는 단계와, 전면에 게이트 절연막을 형성하는 단계와, 게이트 절연막 위에 폴리실리콘막을 증착하는 단계와, 폴리실리콘막을 패터닝하여 게이트를 형성하는 단계와, 반도체 기판의 nM0S트랜지스터 형성 부위를 개방시키고 나머지 부위는 제1 이온 주입 방해막을 형성하는 단계와, nM0S트랜지스터 형성부위에 LDD형성을 위한 저농도의 n형 불순물 이온 주입(n-)을 실시하는 단계와, 제1 이온 주입 방해막을 제거하는 단계와, (나) pM0S, nM0S 트랜지스터 형성 부위에 동시에 LDD형성을 위한 저농도의 p형 불순물 이온 주입(p-)을 실시하는 단계와, 제1 이온 주입 방해막을 제거하는 단계와, (다) 불순물 이온 주입 부위들에 어닐링을 실시하는 단계와, (라) 게이트 측면에 측벽 스페이서를 형성하는 단계와, 웨이퍼 전면에 제2 이온 주입 방해막을 형성하고 nM0S 트랜지스터 형성 부위를 개방시킨 후 고농도의 n형 불순물 이온 주입(n)을 실시하는 단계와, 제2 이온 주입 방해막을 제거하는 단계와, 웨이퍼 전면에 제3 이온 주입 방해막을 형성하고 pM0S 트랜지스터 형성 부위를 개방하여 고농도의 p형 불순물 이온 주입(p+)을 개방 부위에 실시하는 단계와, 제3 이온 주입 방해막을 제거하는 단계로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 장치의 LDD트랜지스터 제조방법을 도시한 것,
제3도는 본 발명에 따라 제조된 LDD 트랜지스터의 단면구조를 각각 메모리 셀 및 n채널 활성 트랜지스터에 대하여 나타낸 것이다.
Claims (8)
- 반도체 장치의 LDD 트랜지스터 제조 방법에 있어서, (가) 반도체 기판 위에 활성영역과 격리영역을 형성한 다음 nM0S 트렌지스터 형성 부위와 pMOS 트랜지스터 형성 부위를 정의하는 단계와, 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막을 패터닝하여 게이트를 형성하는 단계와, 상기 반도체 기판의 nM0S 트렌지스터 형성 부위를 개방시키고 나머지 부위는 제1 이온 주입 방해막을 형성하는 단계와, 상기 nM0S트렌지스터 형성부위에 LDD형성을 위한 저농도의 n형 불순물 이온 주입(n-)을 실시하는 단계와, 상기 제1 이온 주입 방해막을 제거하는 단계와, (나) pMOSS, nMOS 트랜지스터 형성 부위에 동시에 LDD형성을 위한 저농도의 p형 불순물 이온 주입(p-)을 실시하는 단계와, (다) 상기 불순물 이온 주입 부위들에 어닐링을 실시하는 단계와, (라) 상기 게이트 측면에 스페이서를 형성하는 단계와, 웨이퍼 전면에 제2 이온 주입 방해막을 형성하고 nM0S 트랜지스터 형성 부위를 개방시킨 후 고농도의 n형 불순물 이온 주입(n+)을 실시하는 단계와, 상기 제2 이온 주입 방해막을 제거하는 단계와, 웨이퍼 전면에 제3 이온 주입 방해막을 형성하고 pM0S 트렌지스터 형성 부위를 개방하여 고농도의 p형 불순물 이온 주입(p+)을 개방 부위에 실시하는 단계와, 제3 이온주입 방해막을 제거하는 단계로 이루어진 반도체 장치의 LDD트렌지스터 제조방법.
- 제1항에 있어서, (가)단계에 있어서, 반도체 기판인 n형 기판이 경우 nMOS 트랜지스터 형성부위에 p형 불순물 이온이 주입된 p-웰(well)을 형성하는 것이 특징인 반도체 장치의 LDD 트렌지스터 제조방법.
- 제1항에 있어서, (가)단계에 있어서, 반도체 기판이 p형 기판인 경우 pM0S 트렌지스터 형성부위에 n형 불순물 이온이 주입된 n-웰(well)을 형성하는 것이 특징인 반도체 장치의 LDD 트렌지스터 제조방법.
- 제1항에 있어서, (가)단계에 있어서, 상기 n형 불순물 이온은 인(p) 이온을 사용하는 것이 특징인 반도체 장치의 LDD 트렌지스터 제조방법.
- 제1항에 있어서, (나)단계에 있어서, 상기 p형 불순물 이온으로 붕소(B) 이온을 사용하는 것이 특징인 반도체 장치의 LDD 트렌지스터 제조방법.
- 제1항에 있어서, (가)단계와 (나)단계에 있어서, 상기 n형 불순물 이온 주입량을 p형 불순물 이온의 주입량을 고려하여 이보다 많게 주입하여 n형 LDD를 형성하는 것이 특징인 반도체 장치의 LDD 트랜지스터 제조방법.
- 반도체 소자에 있어서; 반도체 기판; 상기 반도체 기판에 형성된 활성영역과 격리 영역: 상기 활성영역에 형성된 저농도로 도핑된 p형 불순물 이온으로 둘러싸인 n형 불순물 이온으로 이루어진 포켓형태의 소스/드레인; 상기 소스/드레인 사이에 위치한 채널 영역; 상기 저농도로 도핑된 소스/드레인과 채널 상부에 위치한 게이트 절연막; 상기 채널의 길이보다 약간 큰 폭을 가지며, 상기 게이트 절연막 위에 형성된 게이트; 상기 게이트를 주위와 절연시키는 절연막을 갖는 반도체 장치의 메모리 셀 부위의 nMOS 트랜지스터.
- 반도체 소자에 있어서; 반도체 기판; 상기 반도체 기판에 형성된 활성영역과 격리 영역; 상기 활성영역에 형성된 저농도로 도핑된 p형 불순물 이온으로 둘러싸인 n형 불순물 이온으로 이루어진 포켓형태의 소스/드레인; 상기 저농도로 도핑된 소스/드레인의 측면에 형성된 고농도의 n형 불순물로 도핑된 소스/드레인; 상기 소스/드레인 사이에 위치한 채널 영역; 상기 저농도로 도핑된 소스/드레인과 채널 상부에 위치한 게이트 절연막; 상기 채널의 길이보다 약간 큰 폭을 가지며, 상기 게이트 절연막 위에 형성된 게이트; 상기 게이트를 주위와 절연시키는 절연막을 갖는 반도체 장치의 활성 nM0S 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024197A KR0144124B1 (ko) | 1993-11-15 | 1993-11-15 | 반도체 장치의 ldd트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024197A KR0144124B1 (ko) | 1993-11-15 | 1993-11-15 | 반도체 장치의 ldd트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015660A true KR950015660A (ko) | 1995-06-17 |
| KR0144124B1 KR0144124B1 (ko) | 1998-08-17 |
Family
ID=19368044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930024197A KR0144124B1 (ko) | 1993-11-15 | 1993-11-15 | 반도체 장치의 ldd트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144124B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442303B1 (ko) * | 2001-12-14 | 2004-07-30 | 미쓰비시덴키 가부시키가이샤 | 트랜지스터의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030033811A (ko) * | 2001-10-25 | 2003-05-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
-
1993
- 1993-11-15 KR KR1019930024197A patent/KR0144124B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442303B1 (ko) * | 2001-12-14 | 2004-07-30 | 미쓰비시덴키 가부시키가이샤 | 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144124B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| US5677224A (en) | Method of making asymmetrical N-channel and P-channel devices | |
| KR930010124B1 (ko) | 반도체 트랜지스터의 제조방법 및 그 구조 | |
| US7223646B2 (en) | Manufacturing method of semiconductor device suppressing short-channel effect | |
| US5736440A (en) | Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate | |
| US6133082A (en) | Method of fabricating CMOS semiconductor device | |
| US4997782A (en) | Fabrication of CMOS integrated devices with reduced gate length and lightly doped drain | |
| EP0166167B1 (en) | A process for manufacturing a semiconductor device comprising p-channel and n-channel misfets | |
| KR20010020140A (ko) | 감소된 마스크 단계들을 이용하는 ｎｍｏｓ와 ｐｍｏｓ 장치 제조 방법 | |
| KR19980047199A (ko) | 씨모스펫(cmosfet) 제조방법 | |
| US6051459A (en) | Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate | |
| US5547894A (en) | CMOS processing with low and high-current FETs | |
| KR950034738A (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| US6051471A (en) | Method for making asymmetrical N-channel and symmetrical P-channel devices | |
| US8053305B2 (en) | Method for producing semiconductor device | |
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR950015660A (ko) | 반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 | |
| US6448121B1 (en) | High threshold PMOS transistor in a surface-channel process | |
| JP3309589B2 (ja) | 半導体装置の製造方法 | |
| KR950012035B1 (ko) | 상보 모스 트랜지스터 제조방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970053097A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| KR970053886A (ko) | 씨모오스(cmos) 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |