KR970018223A - 반도체 집적 회로의 제조 방법 - Google Patents

반도체 집적 회로의 제조 방법 Download PDF

Info

Publication number
KR970018223A
KR970018223A KR1019960038332A KR19960038332A KR970018223A KR 970018223 A KR970018223 A KR 970018223A KR 1019960038332 A KR1019960038332 A KR 1019960038332A KR 19960038332 A KR19960038332 A KR 19960038332A KR 970018223 A KR970018223 A KR 970018223A
Authority
KR
South Korea
Prior art keywords
field oxide
oxide film
silicon substrate
resist film
impurity ions
Prior art date
Application number
KR1019960038332A
Other languages
English (en)
Other versions
KR100262235B1 (ko
Inventor
요시아키 세라
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970018223A publication Critical patent/KR970018223A/ko
Application granted granted Critical
Publication of KR100262235B1 publication Critical patent/KR100262235B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

방사능 노출 시에 누설 전류를 증가시키지 않고, 채널 스토퍼 층으로부터 불순물의 수평 방향 확산이 일어나지 않는 MOS(금속-산화물-반도체) 트랜지스터를 갖는 반도체 집적 회로의 제조 방법, 상기 방법은 (a) 한 도전형의 반도체 기판내에 분리 영역으로서 형성된 전계 산화막의 중앙영역에 대해 상기 한 도전형과 동일한 도전형의 불순물 이온을 상대적으로 높은 에너지로 인가하는 단계와, (b) 상기 불순물의 이온을 상대적으로 낮은 에너지로 상기 전계 산화막의 최소한 주위 영역에 인가하는 단계를 포함한다.

Description

반도체 집적 회로의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 장치 제조의 종래의 공정 단계를 도시하는 파편의 단면도.

Claims (11)

  1. 반도체 집적 회로의 제조 방법에 있어서, (a) 한 도전형의 반도체 기판 내에 분리 영역으로서 형성된 전계산화막의 중앙 영역에 대해 상기 한 도전형과 동일한 도전형의 불순물 이온을 상대적으로 높은 에너지로 인가하는 단계와, (b) 상기 불순물의 이온을 상대적으로 낮은 에너지로 상기 전계 산화막의 최소한 주위 영역에 인가하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  2. 제1항에 있어서, 상기 단계(b)에서, 불순물 이온은 상기 전계 산화막의 전체 표면에 인가되어, 불순물 이온이 상기 전계 산화막의 상기 주위 영역에 인가되는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  3. 제1항에 있어서, 상기 전계 산화막의 상기 주위 영역은 상기 전계 산화막의 새부리를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  4. 제1항에 있어서, 상기 반도체 기판은 P-형 실리콘 기판을 포함하고, 상기 불순물은 붕소를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  5. 제2항에 있어서 상기 반도체 기판은 P-형 실리콘 기판을 포함하고, 상기 불순물은 붕소를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  6. 제1항에 있어서, 상기 반도체 기판 내에서 채널 스토퍼 층을 형성하기 위해 인가된 불순물을 활성화시키기 위해 반도체 기판을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  7. 제2항에 있어서, 상기 반도체 기판 내에 채널 스토퍼 층을 형성하기 위해 인가된 불순물을 활성화시키기 위한 반도체 기판의 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  8. 실리콘 기판 상에 분리 영역으로서 형성된 전계 산화막을 갖는 반도체 집적 회로의 제조 방법에 있어서, 실리콘 기판 상에 소정의 패턴으로 전계 산화막을 형성하는 제1의 단계와, 상기 전계 산화막을 포함하는 실리콘 기판의 표면상에 제1의 레지스트 막을 형성하고, 상기 전계 산화막의 중앙 영역에 배열된 상기 제1의 레지스트 막내에 윈도우를 개방시키고, 상기 전계 산화막의 상기 중앙영역 밑의 상기 실리콘 기판 내에 불순물 이온을 주입하기 위해 상기 제1의 레지스트 막을 마스크로 사용하여 상대적으로 높은 에너지로 상기 실리콘 기판과 동일한 도전형을 갖는 불순물 이온을 인가하는 제2의 단계와, 상기 제1의 레지스트 막을 제거하고, 상기 전계 산화막을 포함하는 실리콘 기판의 표면상에 제2의 레지스트 막을 형성하고, 상기 전계 산화막의 전체 영역에 배열된 상기 제2의 레지스트 막 윈도우를 개방시키고, 상기 전계 산화막의 주위 영역 밑의 상기 실리콘 기판 내에 불순물 이온을 주입하기 위해 상기 제2의 레지스트 막을 마스크로 사용하여 상대적으로 높은 에너지로 상기 실리콘 기판과 동일한 도전형을 갖는 불순물 이온을 인가하는 제3의 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조방법.
  9. 제8항에 있어서, 상기 불순물은 붕소를 포함하고, 상기 실리콘 기판 내에 채널 스토퍼 층을 형성하기 위한 인가된 불순물을 활성화시키기 위해 실리콘 기판의 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  10. 실리콘 기판 상의 분리 영역으로서 형성된 전계 산화막을 갖는 반도체 집적 회로의 제조 방법에 있어서, 실리콘 기판 상에 소정의 패턴으로 전계 산화막을 형성하는 제1의 단계와, 상기 전계 산화막을 포함하는 실리콘 기판의 표면상에 제1의 레지스트 막을 형성하고, 상기 전계 산화막의 전체 영역에 배열된 상기 제1의 레지스트 막내에 윈도우를 개방시키고, 상기 전계 산화막의 주위 영역 밑의 상기 실리콘 기판 내에 불순물 이온을 주입하기 위해 상기 제1의 레지스트 막을 마스크로 사용하여 상대적으로 낮은 에너지로 상기 실리콘 기판과 동일한 도전형을 갖는 불순물 이온을 인가하는 제2의 단계와, 상기 제1의 레지스트 막을 제거하고, 상기 전계 산화막을 포함하는 실리콘 기판의 표면상에 제2의 레지스트 막 형성하고, 상기 전계 산화막의 중앙 영역에 배열된 상기 제2의 레지스트 막내에 윈도우를 개방시키고, 상기 전계 산화막의 상기 중앙 영역 밑의 상기 실리콘 기판 내에 불순물 이온을 주입하기 위해 상기 제2의 레지스트 막을 마스크로 사용하여 상대적으로 높은 에너지로 상기 실리콘 기판과 동일한 도전형을 갖는 불순물 이온을 인가하는 제3의 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
  11. 제10항에 있어서, 상기 불순물은 붕소를 포함하고, 상기 실리콘 기판 내에 채널 스토퍼 층을 형성하기 위해 인가된 불순물을 활성화시키기 위한 실리콘 기판의 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 집적 회로의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960038332A 1995-09-08 1996-09-05 반도체 집적회로의 제조방법 KR100262235B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-231715 1995-09-08
JP7231715A JP2778550B2 (ja) 1995-09-08 1995-09-08 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
KR970018223A true KR970018223A (ko) 1997-04-30
KR100262235B1 KR100262235B1 (ko) 2000-07-15

Family

ID=16927887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038332A KR100262235B1 (ko) 1995-09-08 1996-09-05 반도체 집적회로의 제조방법

Country Status (5)

Country Link
US (1) US6146977A (ko)
JP (1) JP2778550B2 (ko)
KR (1) KR100262235B1 (ko)
CN (1) CN1152798A (ko)
TW (1) TW355833B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320245B1 (en) 1998-05-19 2001-11-20 Nec Corporation Radiation-hardened semiconductor device
EP1542289A1 (fr) * 2003-12-11 2005-06-15 STMicroelectronics S.A. Structure MOS résistante aux radiations
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
KR100657130B1 (ko) * 2005-12-27 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN100373585C (zh) * 2006-03-17 2008-03-05 中国科学院上海微系统与信息技术研究所 提高金属氧化物半导体器件场区抗总剂量的加固方法
US9083341B2 (en) 2008-01-17 2015-07-14 Robust Chip Inc. Soft error resilient circuit design method and logic cells
EP2245740B8 (en) * 2008-01-17 2014-10-01 Klas Olof Lilja Layout method for soft-error hard electronics, and radiation hardened logic cell
CN102110692A (zh) * 2011-01-24 2011-06-29 中国电子科技集团公司第五十八研究所 抗辐照eeprom存储阵列隔离结构
US8652929B2 (en) 2011-12-23 2014-02-18 Peking University CMOS device for reducing charge sharing effect and fabrication method thereof
CN102522424B (zh) * 2011-12-23 2014-04-30 北京大学 一种减小电荷共享效应的cmos器件及其制备方法
CN104752513B (zh) * 2015-03-12 2017-11-21 西安电子科技大学 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法
CN108565212A (zh) * 2017-11-29 2018-09-21 珠海创飞芯科技有限公司 一种mos晶体管的制作方法及mos晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
JPS61226967A (ja) * 1985-03-30 1986-10-08 Toshiba Corp Ｍｉｓ型半導体装置
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
JP2822278B2 (ja) * 1991-03-05 1998-11-11 呉羽化学工業株式会社 塩化ビニル系単量体の懸濁重合方法
JPH0653232A (ja) * 1992-08-03 1994-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5405788A (en) * 1993-05-24 1995-04-11 Micron Technology, Inc. Method for forming and tailoring the electrical characteristics of semiconductor devices
KR0152909B1 (ko) * 1994-10-21 1998-12-01 문정환 반도체장치의 격리구조의 제조방법
JPH08125180A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells

Also Published As

Publication number Publication date
KR100262235B1 (ko) 2000-07-15
JPH0982793A (ja) 1997-03-28
TW355833B (en) 1999-04-11
CN1152798A (zh) 1997-06-25
US6146977A (en) 2000-11-14
JP2778550B2 (ja) 1998-07-23

Similar Documents

Publication Publication Date Title
KR100277873B1 (ko) 반도체 소자의 제조 방법
KR970018223A (ko) 반도체 집적 회로의 제조 방법
JPH0646658B2 (ja) 半導体装置の製造方法
KR100187673B1 (ko) 반도체 소자의 제조방법
JPH07321212A (ja) チャネルストップ拡散層の形成方法
JPS62265765A (ja) 半導体装置の製造方法
JPH08227936A (ja) 半導体装置及びその製造方法
KR960026570A (ko) 고집적 반도체 소자 제조방법
KR100280796B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR940004855A (ko) Ldd mosfet 제조방법
KR101025920B1 (ko) 마스크롬 셀 트랜지스터 제조방법
JPS6142960A (ja) 半導体装置の製造方法
KR960026948A (ko) 모스펫 제조방법
JPS627148A (ja) 相補型半導体装置及びその製造方法
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
KR960026554A (ko) 반도체소자 제조방법
KR960009066A (ko) 반도체 소자의 트랜지스터 제조방법
KR960026558A (ko) 반도체 소자의 소자분리막 형성방법
JPS60142557A (ja) 高耐圧半導体装置の製造方法
KR970054250A (ko) 마스크 롬의 제조방법
KR960009204A (ko) 이피롬의 제조방법
KR960026461A (ko) 반도체 소자의 트랜지스터 제조방법
KR980005801A (ko) 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법
KR960026472A (ko) 트랜지스터 제조방법
KR970013323A (ko) 모스전계효과 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee