JPH0653232A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0653232A
JPH0653232A JP4206641A JP20664192A JPH0653232A JP H0653232 A JPH0653232 A JP H0653232A JP 4206641 A JP4206641 A JP 4206641A JP 20664192 A JP20664192 A JP 20664192A JP H0653232 A JPH0653232 A JP H0653232A
Authority
JP
Japan
Prior art keywords
region
impurity
type
concentration
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4206641A
Other languages
English (en)
Inventor
Kazumasa Mitsunaga
一正 光永
Kaoru Motonami
薫 本並
Hisaaki Yoshida
久晃 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4206641A priority Critical patent/JPH0653232A/ja
Priority to KR1019930013917A priority patent/KR0128673B1/ko
Priority to DE4325348A priority patent/DE4325348C2/de
Publication of JPH0653232A publication Critical patent/JPH0653232A/ja
Priority to US08/302,482 priority patent/US5440165A/en
Priority to US08/437,743 priority patent/US5635413A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 ｐ−ｎ接合部付近における高電界の集中を緩
和し、拡散電流の発生を抑制することによりｐ−ｎ接合
部に逆バイアス電位を印加したときに生じるリーク電流
を制御できる半導体装置を提供する。 【構成】 ｐ型シリコン基板３の表面に素子形成領域５
０を分離するように素子分離酸化膜１３が形成されてい
る。この素子分離酸化膜１３の下面近傍から素子形成領
域５０内の所定深さ位置に延びるようにｐ型不純物拡散
領域が形成されている。このｐ型不純物拡散領域５は点
線５ａで不純物濃度ピークを有している。素子分離酸化
膜１３に隣接する素子形成領域５０内でｐ型シリコン基
板３の表面にはｎ+ 不純物拡散領域９が形成されてい
る。このｎ+ 不純物拡散領域９とｐ型不純物拡散領域５
との間でｎ+ 不純物拡散領域９に接するようにｎ- 不純
物拡散領域１が形成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特にｐ−ｎ接合の構造およびその製造
方法に関するものである。
【０００２】
【従来の技術】まず、従来のｎチャネルトランジスタの
構造について図を用いて説明する。
【０００３】図１２は、従来のｎチャネルトランジスタ
の構造を概略的に示す断面図である。図１２を参照し
て、ｐ型シリコン基板１０３の素子分離領域１６０の表
面には、素子分離酸化膜１１３が形成されている。この
素子分離酸化膜１１３によって分離されるｐ型シリコン
基板１０３上の素子形成領域１５０に、ｎチャネルトラ
ンジスタが形成されている。
【０００４】ｎチャネルトランジスタは、一対のソース
・ドレイン拡散領域１１１、ゲート酸化膜１１５、ゲー
ト電極１１７とを含んでいる。一対のソース・ドレイン
拡散領域１１１は、ｐ型シリコン基板１０３の表面に互
いに所定の距離を介して形成されている。このソース・
ドレイン拡散領域１１１は、ｎ- 不純物拡散領域１０７
とｎ+ 不純物拡散領域１０９の二重構造、すなわちＬＤ
Ｄ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造にな
っている。ソース・ドレイン拡散領域１１１がＬＤＤ構
造となっているため、ドレイン領域近傍でのチャネル方
向の電界強度が緩和され、ホットエレクトロンの発生が
抑制される。また、このソース・ドレイン拡散領域１１
１は、素子分離酸化膜１１３と隣接している。一対のソ
ース・ドレイン拡散領域１１１に挟まれる領域の表面上
には、ゲート酸化膜１１５を介してゲート電極１１７が
形成されている。このゲート電極１１７の側壁を被覆す
るように、サイドウォール１１９が形成されている。
【０００５】ｐ型シリコン基板１０３内には、ｐ型不純
物拡散領域１０５が形成されている。このｐ型不純物拡
散領域１０５は、素子分離領域１６０では分離酸化膜１
１３の下面近傍に、素子形成領域１５０ではｎチャネル
トランジスタの下側付近に位置するように形成されてい
る。このｐ型不純物拡散領域１０５のｐ型不純物濃度
は、ｐ型シリコン基板１０３よりも濃くなるように設定
されている。また、ｐ型不純物拡散領域１０５は、点線
１０５ａでｐ型の不純物濃度ピークを有している。さら
に、ｐ型不純物拡散領域１０５は、素子分離酸化膜１１
３の下端部付近においてｎ+ 不純物拡散領域１０９と接
する程度に隣り合っている。ｐ型不純物拡散領域１０５
と、素子分離酸化膜１１３は、ｎチャネルトランジスタ
を他の素子と電気的に分離する役割をなしている。
【０００６】なお、ｐ型シリコン基板１０３の不純物濃
度は１０15ｃｍ-3、ｐ型不純物拡散領域１０５の不純物
濃度は１０17〜１０18ｃｍ-3、ｎ- 不純物拡散領域１０
７の不純物濃度は１０17〜１０18ｃｍ-3、ｎ+ 不純物拡
散領域１０９の不純物濃度は〜１０20ｃｍ-3である。
【０００７】次に、図１２に示すｎチャネルトランジス
タの製造方法について説明する。図１３〜図２０は、従
来のｎチャネルトランジスタの製造方法を工程順に示す
概略断面図である。
【０００８】まず図１３を参照して、ｐ型シリコン基板
１０３の表面全面に、薄いシリコン酸化膜１２１が形成
される。この薄いシリコン酸化膜１２１の表面全面に、
多結晶シリコン膜１２３が形成される。
【０００９】図１４を参照して、多結晶シリコン膜１２
３の表面全面にフォトレジスト１２５が塗布される。こ
のフォトレジスト１２５は、露光処理などによりパター
ニングされる。このパターニングされたフォトレジスト
１２５をマスクとしてシリコン窒化膜１２３がパターニ
ングされる。
【００１０】図１５を参照して、フォトレジスト１２５
が除去される。シリコン窒化膜１２３をマスクとして、
シリコン窒化膜１２３から露出している部分が選択酸化
される。この選択酸化により、ｐ型シリコン基板１０３
の表面には、分離酸化膜１１３が形成される。
【００１１】図１６を参照して、ｐ型シリコン基板１０
３の素子形成領域にあるシリコン窒化膜１２３と薄いシ
リコン酸化膜１２１が順次エッチング除去される。この
後、ｐ型シリコン基板１０３の表面全面にボロン（Ｂ）
がイオン注入される。この注入により、ｐ型シリコン基
板１０３内にはｐ型不純物拡散領域１０５が形成され
る。このｐ型不純物拡散領域１０５は、素子分離領域で
は分離酸化膜１１３の下側近傍に、素子形成領域ではｐ
型シリコン基板１０３の表面から所定深さ位置となるよ
うに形成される。なお、このｐ型不純物拡散領域１０５
の不純物濃度は、ｐ型シリコン基板１０３の不純物濃度
より高く設定される。
【００１２】図１７を参照して、熱酸化などによりｐ型
シリコン基板１０３の露出する表面上に薄いシリコン酸
化膜１１５が形成される。またシリコン基板１０３の表
面全面に多結晶シリコン層１１７が形成される。
【００１３】図１８を参照して、多結晶シリコン層１１
７と、薄いシリコン酸化膜１１５がフォトリソグラフィ
ー法、ＲＩＥ法などにより順次パターニングされる。こ
れにより、ゲート電極１１７とゲート酸化膜１１５が形
成される。またゲート電極１１７と素子分離酸化膜１１
３をマスクとして、シリコン基板１０３の表面全面にリ
ン（Ｐ）がイオン注入される。この注入により、ゲート
電極１１７の下側領域を挟むように一対のｎ- 不純物拡
散領域１０７がｐ型シリコン基板１０３の表面に形成さ
れる。
【００１４】図１９を参照して、ｐ型シリコン基板１０
３の表面全面にシリコン酸化膜１１９が形成される。こ
のシリコン酸化膜１１９には、異方性エッチングが施さ
れる。このエッチングにより、ゲート電極１１７の側壁
を被覆するようにサイドウォール１１９が形成される。
【００１５】図２０を参照して、サイドウォール１１
９、ゲート電極１１７および素子分離酸化膜１１３をマ
スクとして、ｐ型シリコン基板１０３の表面全面に砒素
（Ａｓ）がイオン注入される。この注入により、ゲート
電極１１７とサイドウォール１１９の下側領域をはさむ
ように一対のｎ+ 不純物拡散領域１０９が形成される。
このｎ+ 不純物拡散領域１０９とｎ- 不純物拡散領域１
０７によりＬＤＤ構造を有するソース・ドレイン拡散領
域１１１が形成される。
【００１６】なお、ｎ+ は、比較的高いｎ型不純物濃度
を有することを示し、またｎ- は比較的低いｎ型不純物
濃度を有することを示している。。
【００１７】上記のように、従来のｎチャネルトランジ
スタは構成され、かつ形成される。
【００１８】
【発明が解決しようとする課題】素子の高集積化を押し
進める場合、必然的に各素子が微細化される。これに伴
って、各素子を電気的に分離する素子分離酸化膜も微細
化される。すなわち、図１２に示すように素子分離酸化
膜１１３の長さＬと厚みＷの寸法が縮小化される。この
素子分離酸化膜の縮小化により、各素子の電気的分離の
効果が低くなるおそれがある。そこで、各素子間の電気
的分離の効果を高めるべく、ｐ型不純物拡散領域１０５
が形成される。このｐ型不純物拡散領域１０５の素子分
離領域１６０における部分は、おもに、絶縁体−半導体
界面での反転層の発生を防止するチャネルカット層の役
割をなす。また、ｐ型不純物拡散領域１０５の素子形成
領域１５０における部分は、たとえば相補型ＭＯＳ（Ｍ
ｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
トランジスタでのラッチアップ現象を抑制する役割など
をなす。ここでラッチアップ現象とは、相補型ＭＯＳト
ランジスタのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ）において、電源端子（ＶD D ）から接地端子ま
で、電流が流れっぱなしになる現象をいう。このよう
に、素子の高集積化に対応可能なようにｐ型不純物拡散
領域１０５を設けて各素子間の電気的分離が図られてい
た。
【００１９】しかしながら、より一層の高集積化を図る
ためには、より一層の電気的分離の効果が要求されるこ
ととなる。この要求を満たすためには、図１２に示すｎ
チャネルトランジスタでは、ｐ型不純物拡散領域１０５
のｐ型不純物濃度を高くする必要がある。
【００２０】一方、各素子の微細化に伴って、各素子の
電流駆動能力を向上させることも必要となってきた。電
流駆動能力を向上させるためには、図１２に示すｎチャ
ネルトランジスタでは、ソース・ドレイン領域のｎ型不
純物濃度を高くする必要がある。このように、より一層
の高集積化を考慮した場合、ｐ型不純物拡散領域１０５
のｐ型不純物濃度とｎ+ 不純物拡散領域１０９のｎ型不
純物濃度を高くする必要がある。
【００２１】図２１（ａ）は、図１２のＣ1 −Ｄ1 線に
沿う部分の位置に対応したキャリア濃度の変化を示す図
である。また図２１（ｂ）は、図１２のＣ2 −Ｄ2 線に
沿う部分の位置に対応したキャリア濃度の変化を示す図
である。
【００２２】図１２と図２１（ａ）、（ｂ）を参照し
て、上述のように高集積化を考慮した場合、ｐ型不純物
拡散領域１０５とｎ+ 不純物拡散領域１０９の不純物濃
度が各々高くなる。不純物濃度が高くなるとキャリア濃
度も高くなる。この場合、ｐ型不純物拡散領域１０５と
ｎ+ 不純物拡散領域１０９の間の領域に形成されるｐ−
ｎ接合部付近で高いキャリア濃度を有するｐ型不純物領
域とｎ型不純物領域が隣接することとなる。ｐ−ｎ接合
部では、ｐ型とｎ型のキャリアは相殺されてキャリアの
ない領域、すなわち空乏層が形成されている。高いキャ
リア濃度を有するｐ型不純物領域とｎ型不純物領域が隣
接する場合には、このｐ−ｎ接合部の空乏層領域からｎ
+ 不純物拡散領域１０９側では位置の変位量に対してｎ
型のキャリアの濃度が急激に高くなる。また、このｐ−
ｎ接合部の空乏層領域からｐ型不純物拡散領域１０５側
では位置の変位量に対してｐ型のキャリアの濃度が急激
に高くなる。このため、そのｐ−ｎ接合部付近における
ｐ型およびｎ型キャリアの濃度勾配が大きくなる。ここ
で、キャリアの濃度勾配とは、位置の変位量に対するキ
ャリア濃度の変化量のことであり、一点鎖線ｎ3 −
ｎ3 、ｎ4 −ｎ4 、二点鎖線ｐ3 −ｐ3 、ｐ4 −ｐ4 の
傾きで示される。すなわち、キャリア濃度の勾配が大き
いとは、一点鎖線ｎ3 −ｎ3 等の傾きの絶対値が大きく
なることである。
【００２３】なお、図２１（ａ）および（ｂ）は、ｐ型
シリコン基板１０３の基板表面までのキャリア濃度を示
しておらず、図１２の一点鎖線Ｃ1 −Ｄ1 、Ｃ2 −Ｄ2
に沿う領域の部分的なキャリア濃度を示しているにすぎ
ない。また、図２１ではｐ−ｎ接合部に形成される空乏
層は簡略化のため省略してある。
【００２４】このように高集積化を考慮してｐ型不純物
拡散領域１０５とｎ+ 不純物拡散領域１０９の不純物濃
度を高くすると、それらの間に形成されるｐ−ｎ接合部
付近のキャリアの濃度勾配が大きくなる。このｐ−ｎ接
合部付近において、キャリアの濃度勾配が大きくなると
以下の弊害が生ずる。
【００２５】図２２は、電界集中度のシミュレーション
結果を示す図１２の二点鎖線で囲む領域Ｒに対応する部
分の概略断面図である。図２２（ａ）は、ソース・ドレ
イン領域を砒素（Ａｓ）の一回注入で作成した場合、ま
た図２２（ｂ）は、リン（Ｐ）の二重注入で作成した場
合の電界集中度のシミュレーション結果を各々示してい
る。シミュレーションの条件は、ソース・ドレイン領域
２１１のｎ型不純物濃度１０20ｃｍ-3、ｐ型シリコン基
板２０３の不純物濃度１０17ｃｍ-3、ｐ型不純物拡散領
域２０５の不純物濃度１０18ｃｍ-3である。また、ソー
ス・ドレイン領域２１１とｐ型シリコン基板２０３もし
くはｐ型不純物拡散領域２０５とにより形成されるｐ−
ｎ接合部に印加された逆バイアス電位は９Ｖである。図
において、点線２３１、２３２、２３３は各々電界強度
０．８×１０6 Ｖ／ｃｍ、１．０×１０6 Ｖｃｍ、１．
２×１０6 Ｖ／ｃｍの等高線を表わしている。このシミ
ュレーションの結果より、高濃度のｎ型不純物領域とｐ
型不純物領域が隣り合う場合にはｐ−ｎ接合部に沿って
高電界の発生することが判明した。特に、高濃度のｎ型
不純物領域（ソース・ドレイン領域）とｐ型不純物領域
の相対距離が小さい部分のｐ−ｎ接合部により高い電界
の発生することが判明した。
【００２６】これにより、図１２に示すｐ型不純物拡散
領域１０５とｎ+ 不純物拡散領域１０９の各キャリア濃
度がより高くなった場合、それらの間の領域に形成され
るｐ−ｎ接合部に沿ってより高い電界の発生することが
予想される。
【００２７】一方、図２１（ａ）、（ｂ）で示すように
ｐ−ｎ接合部付近でキャリアの濃度勾配が大きくなるた
め、ｐ−ｎ接合部付近で拡散電流が生じやすくなる。
【００２８】図２３は、キャリアの濃度勾配が大きくな
ることにより拡散電流が生じやすくなることを説明する
ための図である。図２３を参照して、縦軸はキャリア濃
度、横軸は空間的な位置を示している。キャリアは、一
般的にキャリア濃度の高い領域から低い領域へ移動する
傾向がある。よって、キャリアの濃度勾配が大きい曲線
ｔ1 の場合には、キャリアはキャリア濃度の低い周辺の
領域へ移動しやすい。曲線ｔ1 の状態からキャリアがキ
ャリア濃度の低い周辺領域へ移動すると、位置に対する
キャリア濃度の状態は、曲線ｔ2 の状態となり、さらに
曲線ｔ3 の状態へと移行する。すなわち、キャリアの濃
度の状態はキャリアの濃度勾配の小さい状態へと移行す
る。このように、キャリアは拡散により移動する。この
キャリアは電荷を有しているためこのキャリアの移動に
より拡散電流が生じることとなる。また、その拡散電流
は、前述したようにキャリアの濃度勾配が大きいほど生
じやすくなる。
【００２９】以上のことより、図１２に示すｐ型不純物
拡散領域１０５とｎ+ 不純物拡散領域１０９に挟まれる
領域のｐ−ｎ接合部付近でキャリアの濃度勾配が大きく
なると、逆バイアス電位を印加することによりｐ−ｎ
接合部に高電界の発生することが予想され、また拡散
電流が生じやすくなる。このため、そのｐ−ｎ接合部に
逆バイアス電位を印加すると、ｐ−ｎ接合部では高電界
と拡散電流の相互作用により、リーク電流が発生しやす
くなるという問題点があった。
【００３０】ところで、ＭＯＳトランジスタのソース・
ドレイン領域周辺における不純物領域の構成を示したも
のとして特開平２−１３３９２９号公報がある。この公
報には、図２４に示す半導体装置の構成が示されてい
る。図２４は、上記公報に示された半導体装置の構成を
概略的に示す断面図である。図２４を参照して、シリコ
ン基板３０３の表面には、選択的にフィールド絶縁膜３
１３が形成されている。このフィールド絶縁膜３１３の
下側近傍であってｐ型シリコン基板３０３内にはｐ+ チ
ャネルカット層３０５が形成されている。このフィール
ド絶縁膜３１３とｐ+ チャネルカット層３０５により分
離される素子形成領域には、ＭＯＳトランジスタが形成
されている。
【００３１】このＭＯＳトランジスタは、一対のソース
領域、ドレイン領域３０１、３０７、３０９と、ゲート
絶縁膜３１５とゲート電極３１７とを含んでいる。ｐ型
シリコン基板３０３の表面には、ＬＤＤ構造をなす一対
のソース領域、ドレイン領域３０１、３０７、３０９が
形成されている。この一対のソース領域、ドレイン領域
に挟まれる領域の表面上にはゲート絶縁膜３１５を介し
てゲート電極３１７が形成されている。
【００３２】上記公報に示される半導体装置の構成にお
いては、ソース・ドレイン領域は、フィールド絶縁膜３
１３の側端部に沿ってフィールド絶縁膜３１３と接する
領域３０１を含んでいる。このｎ型のソース領域、ドレ
イン領域３０１を設けたことにより、ｎ型ソース領域、
ドレイン領域３０１は、フィールド絶縁膜３１３の形成
時にｐ型シリコン基板３０３に導入された結晶欠陥部分
をその領域内に包含する。このため、ＭＯＳトランジス
タの動作時においてもフィールド絶縁膜３１３の側端部
に導入された結晶欠陥が空乏層に分布することはなくな
り、その結果、接合リークがなくなって素子特性が改善
される。
【００３３】以上のことが上記公報には示されている。
本発明は、上記のような方法と異なる方法により同様の
問題点を解決するためになされたもので、ｐ−ｎ接合部
における高電界の集中を緩和し、拡散電流の発生を抑制
することによりｐ−ｎ接合部に逆バイアス電位を印加し
たときに生じるリーク電流を低減することを目的とす
る。
【００３４】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、分離絶縁膜と、不純物濃度ピークを有す
る領域と、第１不純物領域と、第２不純物領域とを備え
ている。半導体基板は第１導電型であり、主表面を有し
ている。分離絶縁膜は半導体基板の主表面に素子形成領
域を分離するように形成されている。不純物濃度ピーク
を有する領域は第１導電型であり、半導体基板内で分離
絶縁膜の下面近傍から素子形成領域内の所定の深さ位置
に延びるように形成されている。第１不純物領域は第１
の濃度を有する第２導電型であり、分離絶縁膜に隣接す
る素子形成領域内で半導体基板の主表面に形成されてい
る。第２不純物領域は第１の濃度よりも低い第２の濃度
を有する第２導電型であり、第１不純物領域と第１導電
型の不純物濃度ピークとの間で第１不純物領域に接する
ように形成されている。
【００３５】本発明の半導体装置の製造方法は、上記の
ような問題点を解決するためになされたもので以下の工
程を備えている。
【００３６】まず、第１導電型の半導体基板の主表面に
素子形成領域を分離するように分離絶縁膜が形成され
る。そして、半導体基板内で分離絶縁膜の下面近傍から
素子形成領域内の所定の深さ位置に延びるように第１導
電型の不純物濃度ピークを有する領域が形成される。そ
して、分離絶縁膜に隣接する素子形成領域内で半導体基
板の主表面に第１の濃度を有する第２導電型の第１不純
物領域が形成される。そして、第１不純物領域と第１導
電型の不純物濃度ピークとの間で第１不純物領域に接す
るように第１の濃度よりも低い第２の濃度を有する第２
導電型の第２不純物領域が形成される。
【００３７】
【作用】本発明の半導体装置においては、第２導電型の
第１不純物領域と第１導電型の不純物ピークとの間に第
２不純物領域が形成されている。この第２不純物領域は
第２導電型であり、第１不純物領域が有する第１の濃度
よりも低い第２の濃度を有している。このように第２不
純物領域を設けたことにより、第１不純物領域と第１導
電型の不純物ピークとの間の領域において、第２導電型
の不純物濃度を段階的に小さくすることができる。すな
わち、第１不純物領域と第１導電型の不純物ピークとの
間の領域に形成されるｐ−ｎ接合部付近において少なく
とも第２導電型の不純物の濃度勾配をなだらかにするこ
とができる。このようにｐ−ｎ接合部付近における第２
導電型の不純物の濃度勾配をなだらか、すなわち小さく
することができるため、この部分において拡散電流が発
生し難くなり、またこのｐ−ｎ接合部に高電界が集中す
ることも抑制し得る。このため、ｐ−ｎ接合部近傍に生
じる高電界集中と拡散電流との相互作用により生じるリ
ーク電流の低減を図ることが可能となる。
【００３８】
【実施例】以下、本発明のｎチャネルトランジスタの構
成について図を用いて説明する。
【００３９】図１は、本発明の一実施例におけるｎチャ
ネルトランジスタの構成を概略的に示す断面図である。
図１を参照して、ｐ型シリコン基板３の素子分離領域６
０の表面にはシリコン酸化物よりなる素子分離酸化膜１
３が形成されている。またｐ型シリコン基板３の素子形
成領域５０の表面にはｎチャネルトランジスタが形成さ
れている。
【００４０】ｎチャネルトランジスタは、一対のソース
・ドレイン領域１１、ゲート酸化膜１５、ゲート電極１
７とを含んでいる。ｐ型シリコン基板３の素子形成領域
５０の表面には所定の距離を介して一対のソース・ドレ
イン拡散領域１１が形成されている。このソース・ドレ
イン拡散領域１１はＬＤＤ構造を有している。すなわ
ち、ソース・ドレイン拡散領域１１は、ｎ- 不純物拡散
領域７とｎ+ 不純物拡散領域９の二重構造よりなってい
る。この一対のソース・ドレイン拡散領域１１に挟まれ
る領域の表面上にはゲート酸化膜１５を介してゲート電
極１７が形成されている。このゲート電極１７の側壁部
を被覆するようにサイドウォール１９が形成されてい
る。
【００４１】ｐ型シリコン基板３内にはｐ型不純物拡散
領域５が形成されている。このｐ型不純物拡散領域５
は、素子分離領域６０では素子分離酸化膜１３の下側近
傍に、素子形成領域５０ではｐ型シリコン基板３の表面
から所定の深さ位置になるように形成されている。ま
た、このｐ型不純物拡散領域５は点線５ａで示す位置に
不純物濃度のピークを有している。このｐ型不純物拡散
領域５とｎ+ 不純物拡散領域９の間にはｎ+ 不純物拡散
領域９と接するようにｎ- 不純物拡散領域１が形成され
ている。
【００４２】なお、ｐ型シリコン基板３の不純物濃度は
１０15ｃｍ-3、ｐ型不純物拡散領域５の不純物濃度は１
０17〜１０18ｃｍ-3、ｎ- 不純物拡散領域７の不純物濃
度は１０17〜１０18ｃｍ-3、ｎ+ 不純物拡散領域９の不
純物濃度は〜１０20ｃｍ-3、ｎ- 不純物拡散領域１の不
純物濃度は１０17〜１０18ｃｍ-3である。
【００４３】次に、本発明の一実施例におけるｎチャネ
ルトランジスタの製造方法について説明する。
【００４４】図２〜図１０は、本発明の一実施例におけ
るｎチャネルトランジスタの製造方法を工程順に示す概
略断面図である。まず図２を参照して、ｐ型シリコン基
板３の表面全面に、薄いシリコン酸化膜２１が形成され
る。この薄いシリコン酸化膜２１の表面全面に、シリコ
ン窒化膜２３が形成される。
【００４５】図３を参照して、シリコン窒化膜２３の表
面全面には、フォトレジスト２５が塗布される。このフ
ォトレジスト２５は、露光処理などによりパターニング
される。このパターニングされたフォトレジスト２５を
マスクとして、シリコン窒化膜２３にエッチングがほど
こされる。
【００４６】図４を参照して、フォトレジスト２５が除
去される。エッチングされたシリコン窒化膜２３をマス
クとして、シリコン窒化膜２３から露出している部分が
選択酸化される。この選択酸化により、ｐ型シリコン基
板３の表面には分離酸化膜１３が形成される。
【００４７】図５を参照して、素子形成領域の表面上に
あるシリコン窒化膜２３と薄いシリコン酸化膜２１が順
次エッチングにより除去される。ｐ型シリコン基板３の
表面全面にボロン（Ｂ）がイオン注入される。このイオ
ン注入の条件は、加速電圧１００〜１５０ｋｅＶ、ドー
ズ量３×１０12〜５×１０12ｃｍ-2である。このイオン
注入により、ｐ型シリコン基板３内にはｐ型不純物拡散
領域５が形成される。このｐ型不純物拡散領域５は、素
子分離領域では分離酸化膜１３の下側近傍に、素子形成
領域ではｐ型シリコン基板３の表面から所定の深さ位置
となるように形成される。
【００４８】図６を参照して、ｐ型シリコン基板３の露
出する表面上に熱酸化法などにより薄いシリコン酸化膜
１５が形成される。またｐ型シリコン基板３の表面全面
には多結晶シリコン膜１７が形成される。
【００４９】図７を参照して、この多結晶シリコン膜１
７と薄いシリコン酸化膜１５は、フォトリソグラフィ
法、ＲＩＥ法などにより順次パターニングされる。この
パターニングによりゲート電極１７とゲート酸化膜１５
が形成される。このゲート電極１７と素子分離酸化膜１
３をマスクとしてｐ型シリコン基板３の表面全面にリン
（Ｐ）がイオン注入される。この注入条件は、加速電圧
３０〜４０ｋｅＶ、ドーズ量１×１０13〜３×１０13ｃ
ｍ-2である。この注入により、ゲート電極１７の下側に
位置する領域を挟むように一対のｎ- 不純物拡散領域７
が形成される。
【００５０】図８を参照して、ｐ型シリコン基板３の表
面全面にシリコン酸化膜１９が形成される。このシリコ
ン酸化膜１９に異方性エッチングが施される。このエッ
チングにより、ゲート電極１７の側壁を覆うようにサイ
ドウォール１９が形成される。
【００５１】図９を参照して、ゲート電極１７、サイド
ウォール１９および素子分離酸化膜１３をマスクとし
て、砒素（Ａｓ）がイオン注入される。この注入条件
は、加速電圧３０〜６０ｋｅＶ、ドーズ量１×１０15〜
３×１０15ｃｍ-2である。この注入により、ゲート電極
１７とサイドウォール１９の下側に位置する領域を挟む
ようにｎ+ 不純物拡散領域９が形成される。このｎ+ 不
純物拡散領域９とｎ- 不純物拡散領域７とによりＬＤＤ
構造を有するソース・ドレイン領域拡散領域１１が形成
される。
【００５２】図１０を参照して、ゲート電極１７、サイ
ドウォール１９および素子分離酸化膜１３をマスクとし
て、リン（Ｐ）がイオン注入される。この注入条件は、
加速電圧３０〜６０ｋｅＶ、ドーズ量１×１０13〜５×
１０13ｃｍ-2である。この注入により、ｎ+ 不純物拡散
領域９とｐ型不純物拡散領域５の間に挟まれる領域にｎ
+ 不純物拡散領域９と接するようにｎ- 不純物拡散領域
１が形成される。この後、熱処理が施される。
【００５３】上記のように、本発明の一実施例における
ｎチャネルトランジスタは構成され、かつ形成される。
【００５４】次に、本発明の一実施例におけるｎチャネ
ルトランジスタのｐ型不純物拡散領域５とｎ+ 不純物拡
散領域９の付近に形成されるキャリアの濃度勾配につい
て説明する。
【００５５】図１１（ａ）は、図１のＡ1 −Ｂ1 線に沿
う部分の位置に対応したキャリア濃度の変化を示す図で
ある。また図１１（ｂ）は、図１のＡ2 −Ｂ2 線に沿う
部分の位置に対応したキャリア濃度の変化を示す図であ
る。
【００５６】図１と図１１（ａ）を参照して、ｎ+ 不純
物拡散領域９とｐ型不純物拡散領域５の間にｎ- 不純物
拡散領域１がイオン注入により形成される。このｎ- 不
純物拡散領域１は、ｎ+ 不純物拡散領域９よりも不純物
濃度が小さい。このため、ｐ型不純物拡散領域５とｎ+
不純物拡散領域９の間の領域に形成されるｐ−ｎ接合部
付近でｎ型キャリアの濃度が段階的に減少される。よっ
て、ｐ−ｎ接合部付近でのｎ型キャリアの濃度勾配がな
だらかになる。すなわち、従来（点線が従来のキャリア
濃度曲線）では、キャリアの濃度勾配は一点鎖線ｎ3 −
ｎ3 で示す傾きを有していたのに対し、本発明では、こ
れより傾きの絶対値の小さい一点鎖線ｎ 1 −ｎ1 で示す
傾きとなる。
【００５７】また、Ａ1 −Ｂ1 線に沿う位置では、ｐ型
不純物拡散領域５とｎ+ 不純物拡散領域９の間隔が狭
い。このため、ｎ- 不純物拡散領域１を形成するために
注入されたｎ型のイオンは、ｐ型不純物拡散領域５にも
幾分注入される。このため、ｐ型不純物拡散領域５のｎ
型のイオンが注入された領域においては、ｐ型キャリア
とｎ型キャリアが互いに相殺する。これにより、ｐ型不
純物拡散領域５とｎ型不純物拡散領域９の間の領域に形
成されるｐ−ｎ接合部付近でのｐ型キャリアの濃度が減
少し、それゆえｐ型キャリアの濃度勾配が小さくなる。
すなわち、従来（点線が従来のキャリア濃度曲線）では
キャリアの濃度勾配は二点鎖線ｐ3 −ｐ3で示す傾きを
有していたのに対し、本発明ではこれより傾きの絶対値
の小さい二点鎖線ｐ1 −ｐ1 で示す傾きとなる。
【００５８】このように、本発明では従来に比較して、
ｐ型不純物拡散領域５とｎ+ 不純物拡散領域９の間の領
域に形成されるｐ−ｎ接合部付近でのｎ型のキャリア濃
度とｐ型のキャリア濃度の濃度勾配を小さくすることが
できる。このｐ−ｎ接合部付近でｎ型のキャリア濃度と
ｐ型のキャリア濃度の濃度勾配が小さくできるため、こ
のｐ−ｎ接合部付近で高電界集中と拡散電流の発生を抑
制することができる。したがって、ｐ−ｎ接合部付近の
高電界集中と拡散電流の相互作用により生ずるリーク電
流を低減することが可能となる。
【００５９】次に、図１と図１１（ｂ）を参照して、こ
の場合も、ｐ型不純物拡散領域５とｎ+ 不純物拡散領域
９の間にｎ- 不純物拡散領域１がイオン注入により形成
される。このｎ- 不純物拡散領域１はｎ+ 不純物拡散領
域９よりもｎ型のキャリア濃度が低い。よって、前述と
同様、ｐ−ｎ接合部付近でのｎ型キャリアの濃度勾配が
小さくなる。すなわち、従来（点線が従来のキャリア濃
度曲線）ではｎ型のキャリアの濃度勾配は一点鎖線ｎ4
−ｎ4 で示す傾きを有しているのに対し、本発明ではこ
れより傾きの絶対値の小さい一点鎖線ｎ2 −ｎ2 で示す
傾きとなる。また、Ａ2 −Ｂ2 線に沿う位置では、ｐ型
不純物拡散領域５とｎ+ 不純物拡散領域９との間隔が比
較的広い。よって、ｎ- 不純物拡散領域１を形成するた
めに注入されたイオンはｐ型不純物拡散領域９にまで到
達しない。このため、ｐ型不純物拡散領域５とｎ+ 不純
物拡散領域９の間の領域に形成されるｐ−ｎ接合部付近
では、ｎ型キャリア側のみキャリアの濃度勾配が小さく
なる。このように、ｐ−ｎ接合部付近において、ｎ型キ
ャリアの濃度勾配を小さくすることができる。したがっ
て、前述と同様、ｐ型不純物拡散領域５とｎ+ 不純物拡
散領域９の間の領域に形成されるｐ−ｎ接合部付近に生
じるリーク電流を低減することが可能となる。
【００６０】上記のように、ｎ- 不純物拡散領域１をｎ
+ 不純物拡散領域９とｐ型不純物拡散領域５の間であっ
て、ｎ+ 不純物拡散領域９と接するように設けたことに
より、ｐ型不純物拡散領域５とｎ+ 不純物拡散領域９の
間の領域に形成されるｐ−ｎ接合部付近より生じるリー
ク電流は低減される。
【００６１】また本発明の一実施例におけるｎチャネル
トランジスタの製造方法においては、図１０で示す工程
において、リン（Ｐ）を注入することによりｎ- 不純物
拡散領域１が形成される。このイオン注入されるリンの
中には、ｎ+ 不純物拡散領域９の領域内にとどまるもの
がある。このように、ｎ- 不純物拡散領域１を形成する
ために注入されたリンがｎ+ 不純物拡散領域９にとどま
ることにより、ｎ+ 不純物拡散領域９の不純物濃度がよ
り高くなる。ｎ+ 不純物拡散領域９の濃度が高くなるこ
とにより、ｎチャネルトランジスタの電流駆動能力を向
上することができる。このように、本発明の一実施例に
おけるｎチャネルトランジスタの製造方法においては、
ｎ- 不純物拡散領域１を形成するためのイオン注入によ
り、ｎ+不純物拡散領域９の不純物濃度を大きくするこ
とができ、これに伴ってｎチャネルトランジスタの電流
駆動能力を向上することも可能となる。
【００６２】なお、本発明の一実施例としてｎチャネル
トランジスタを示したが、本発明はこれに限られるもの
でなく、比較的高い濃度を有するｎ型不純物領域とｐ型
不純物領域が隣接するような構成を有し、かつこのｎ型
不純物領域とｐ型不純物領域の接合部に逆バイアスが加
えられるようなすべての素子に適用できる。
【００６３】
【発明の効果】本発明においては、第２導電型の第１不
純物領域と第１導電型の不純物濃度ピークとの間に第２
不純物領域が形成されている。この第２不純物領域は第
２導電型であり、第１不純物領域が有する第１の濃度よ
りも低い第２の濃度を有している。このような第２不純
物領域を設けたことにより、第１不純物領域と第１導電
型の不純物濃度ピークとの間の領域で第２導電型の不純
物濃度を段階的に小さくすることができる。すなわち、
第１不純物領域と第１導電型の不純物濃度ピークの間の
領域に形成されるｐ−ｎ接合部付近において少なくとも
第２導電型の不純物の濃度勾配をなだらかにすることが
できる。したがって、このｐ−ｎ接合部付近で発生する
リーク電流の低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるｎチャネルトランジ
スタの構成を概略的に示す断面図である。
【図２】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第１工程を示す概略断面図である。
【図３】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第２工程を示す概略断面図である。
【図４】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第３工程を示す概略断面図である。
【図５】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第４工程を示す概略断面図である。
【図６】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第５工程を示す概略断面図である。
【図７】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第６工程を示す概略断面図である。
【図８】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第７工程を示す概略断面図である。
【図９】本発明の一実施例におけるｎチャネルトランジ
スタの製造方法の第８工程を示す概略断面図である。
【図１０】本発明の一実施例におけるｎチャネルトラン
ジスタの製造方法の第９工程を示す概略断面図である。
【図１１】図１のＡ1 −Ｂ1 線に沿う部分の位置に対応
したキャリア濃度の変化を示す図（ａ）、図１のＡ2 −
Ｂ2 線に沿う部分の位置に対応したキャリア濃度の変化
を示す図（ｂ）である。
【図１２】従来のｎチャネルトランジスタの構成を概略
的に示す断面図である。
【図１３】従来のｎチャネルトランジスタの製造方法の
第１工程を示す概略断面図である。
【図１４】従来のｎチャネルトランジスタの製造方法の
第２工程を示す概略断面図である。
【図１５】従来のｎチャネルトランジスタの製造方法の
第３工程を示す概略断面図である。
【図１６】従来のｎチャネルトランジスタの製造方法の
第４工程を示す概略断面図である。
【図１７】従来のｎチャネルトランジスタの製造方法の
第５工程を示す概略断面図である。
【図１８】従来のｎチャネルトランジスタの製造方法の
第６工程を示す概略断面図である。
【図１９】従来のｎチャネルトランジスタの製造方法の
第７工程を示す概略断面図である。
【図２０】従来のｎチャネルトランジスタの製造方法の
第８工程を示す概略断面図である。
【図２１】図１２のＣ1 −Ｄ1 線に沿う部分の位置に対
応したキャリア濃度の変化を示す図（ａ）、図１２のＣ
2 −Ｄ2 線に沿う部分の位置に対応したキャリア濃度の
変化を示す図（ｂ）である。
【図２２】電界集中度のシミュレーション結果を示す図
１２の領域Ｒに対応する概略断面図である。
【図２３】キャリアの濃度勾配が大きくなることにより
拡散電流が生じやすくなることを説明するための図であ
る。
【図２４】先行技術に示される半導体装置の構成を概略
的に示す断面図である。
【符号の説明】
１ ｎ- 不純物拡散領域 ３ ｐ型シリコン基板 ５ ｐ型不純物拡散領域 ９ ｎ+ 不純物拡散領域 １３ 素子分離酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｐ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する第１導電型の半導体基板
    と、 前記半導体基板の主表面に素子形成領域を分離するよう
    に形成された分離絶縁膜と、 前記半導体基板内で前記分離絶縁膜の下面近傍から前記
    素子形成領域内の所定の深さ位置に延びる第１導電型の
    不純物濃度ピークを有する領域と、 前記分離絶縁膜に隣接する前記素子形成領域内で前記半
    導体基板の主表面に形成された第１の濃度を有する第２
    導電型の第１不純物領域と、 前記第１不純物領域と前記第１導電型の不純物濃度ピー
    クとの間で前記第１不純物領域に接するように形成され
    た前記第１の濃度よりも低い第２の濃度を有する第２導
    電型の第２不純物領域とを備えた、半導体装置。
  2. 【請求項２】 第１導電型の半導体基板の主表面に素子
    形成領域を分離するように分離絶縁膜を形成する工程
    と、 前記半導体基板内で前記分離絶縁膜の下面近傍から前記
    素子形成領域内の所定の深さ位置に延びる第１導電型の
    不純物濃度ピークを有する領域を形成する工程と、 前記分離絶縁膜に隣接する前記素子形成領域内で前記半
    導体基板の主表面に第１の濃度を有する第２導電型の第
    １不純物領域を形成する工程と、 前記第１不純物領域と前記第１導電型の不純物濃度ピー
    クとの間で前記第１不純物領域に接するように前記第１
    の濃度よりも低い第２の濃度を有する第２導電型の第２
    不純物領域を形成する工程とを備えた、半導体装置の製
    造方法。
JP4206641A 1992-08-03 1992-08-03 半導体装置およびその製造方法 Pending JPH0653232A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4206641A JPH0653232A (ja) 1992-08-03 1992-08-03 半導体装置およびその製造方法
KR1019930013917A KR0128673B1 (ko) 1992-08-03 1993-07-22 반도체 장치 및 그 제조방법
DE4325348A DE4325348C2 (de) 1992-08-03 1993-07-28 Halbleitervorrichtung und Herstellungsverfahren dafür
US08/302,482 US5440165A (en) 1992-08-03 1994-09-12 Semiconductor device with means for suppressing electric fields
US08/437,743 US5635413A (en) 1992-08-03 1995-05-08 Method of manufacturing field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4206641A JPH0653232A (ja) 1992-08-03 1992-08-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0653232A true JPH0653232A (ja) 1994-02-25

Family

ID=16526722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4206641A Pending JPH0653232A (ja) 1992-08-03 1992-08-03 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US5440165A (ja)
JP (1) JPH0653232A (ja)
KR (1) KR0128673B1 (ja)
DE (1) DE4325348C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726473A (en) * 1996-06-17 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device minimizing hot carrier generation
US6057217A (en) * 1996-07-25 2000-05-02 Nec Corporation Process for production of semiconductor device with foreign element introduced into silicon dioxide film

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176701A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置とその製造方法
JP2716009B2 (ja) * 1995-07-28 1998-02-18 日本電気株式会社 欠陥分布シミュレーション方法
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
JP2778550B2 (ja) * 1995-09-08 1998-07-23 日本電気株式会社 半導体集積回路の製造方法
JPH10233492A (ja) * 1996-10-31 1998-09-02 Matsushita Electron Corp 半導体装置及びその製造方法
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
JP3403312B2 (ja) * 1997-03-26 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5952693A (en) * 1997-09-05 1999-09-14 Advanced Micro Devices, Inc. CMOS semiconductor device comprising graded junctions with reduced junction capacitance
US5977600A (en) * 1998-01-05 1999-11-02 Advanced Micro Devices, Inc. Formation of shortage protection region
JP3530410B2 (ja) * 1999-02-09 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6040603A (en) * 1999-04-30 2000-03-21 Worldwide Semiconductor Manufacturing Corporation Electrostatic discharge protection circuit employing MOSFETs having double ESD implantations
DE10029659A1 (de) * 2000-06-16 2002-01-03 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors
US6767778B2 (en) * 2002-08-29 2004-07-27 Micron Technology, Inc. Low dose super deep source/drain implant
US6989567B2 (en) * 2003-10-03 2006-01-24 Infineon Technologies North America Corp. LDMOS transistor
US7977743B2 (en) 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263767A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体装置
JPH03222480A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US5180682A (en) * 1988-08-18 1993-01-19 Seiko Epson Corporation Semiconductor device and method of producing semiconductor device
JPH02133929A (ja) * 1988-11-15 1990-05-23 Fujitsu Ltd 半導体装置およびその製造方法
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263767A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体装置
JPH03222480A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726473A (en) * 1996-06-17 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device minimizing hot carrier generation
US6057217A (en) * 1996-07-25 2000-05-02 Nec Corporation Process for production of semiconductor device with foreign element introduced into silicon dioxide film

Also Published As

Publication number Publication date
US5440165A (en) 1995-08-08
KR940004846A (ko) 1994-03-16
DE4325348C2 (de) 1995-10-05
DE4325348A1 (de) 1994-02-10
KR0128673B1 (ko) 1998-04-07
US5635413A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
JP2835216B2 (ja) 半導体装置の製造方法
JP3337953B2 (ja) Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法
JPH0653232A (ja) 半導体装置およびその製造方法
JPH098289A (ja) 半導体装置及びその製造方法
JP2701762B2 (ja) 半導体装置及びその製造方法
US6198131B1 (en) High-voltage metal-oxide semiconductor
JPH10223771A (ja) 半導体装置とその製造方法
JP3122403B2 (ja) 半導体素子及びその製造方法
US20080237713A1 (en) Semiconductor device and manufacturing method thereof
US5623154A (en) Semiconductor device having triple diffusion
JP4787709B2 (ja) 半導体装置および半導体装置の製造方法
JPH05218415A (ja) 半導体装置
JP2891325B2 (ja) Ｓｏｉ型半導体装置およびその製造方法
KR100840659B1 (ko) 디이모스 소자의 제조 방법
JP2003060064A (ja) Ｍｏｓｆｅｔ、半導体装置及びその製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
JPH067556B2 (ja) Ｍｉｓ型半導体装置
JP2993784B2 (ja) 半導体装置及びその製造方法
KR100676194B1 (ko) 씨모스(ｃｍｏｓ) 트랜지스터 제조방법
JP3064003B2 (ja) 半導体装置の製造方法
JPH0629527A (ja) 半導体装置およびその製造方法
KR100231131B1 (ko) 반도체장치의 제조방법
JP3584866B2 (ja) 半導体装置の製造方法
JPH07321303A (ja) Ｍｏｓ型半導体装置及びその製造方法
JPH04330782A (ja) 微細半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980609