KR100280796B1 - 반도체 소자의 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 드레인 영역의 전계를 완화시키는 저농도 불순물 영역 상부에도 폴리사이드(polycide) 구조의 게이즈 전극을 형성하므로써 핫 캐리어(hot carrier) 발생을 억제하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조방법에 관한 것이다.

Description

반도에 소자의 트랜지스터 제조방법

제1도는 종래의 기술로 제조된 트랜지스터의 단면도.

제2a도 내지 제2c도 본 발명에 의한 반도체 소자의 트랜지스터를 제조하는 단계를 도시한 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

11 : 실리콘 기판 12 : 게이트 산화막

13 : 게이트 전극 13A : 제 1 폴리실리콘막

13B : 제 2 폴리실리콘막 13C : 실리사이드막

14 : 소오스/드레인 영역 14A : 저농도 불순물 영역

14B : 고농도 불순물 영역 20 : 새도우 열산화막

본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 드레인 영역의 전계를 완화시키는 저농도 불순물 영역 상부에도 폴리사이드(polycide) 구조의 게이트 전극을 형성하므로써 핫 캐리어(hot carrier) 발생을 억제하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조방법에 관한 것이다.

최근 반도체 소자의 고집적화 되어감에 따라 트랜지스터가 차지하는 면적 또한 줄어들 수 밖에 없다. 그런데, 트랜지스터 동작시 드레인 영역의 전기장의 세기가 매우 커지기 때문에 채널 캐리어(channel carrier)가 드레인의 전계에 의해 가속되어 드레인 영역에서 핫 캐리어를 발생시키게 된다. 이러한 핫 캐리어는 소자의 특성 및 신뢰성에 커다란 영향을 미친다.

일반적인 트랜지스터를 제 1 도에 도시하였는데, 이 트랜지스터는 실리콘 기판(11)상에 게이트 산화막(2)을 형성하고, 그 상부에 폴리실리콘막(3A)과 실리사이드막(3B)으로된 폴리사이드 구조의 게이트 전극(3)을 형성한 후 저농도 불순물 이온 주입공정으로 저농도 불순물 영역을 형성하고, 상기 게이트 전극(3) 측벽에 산화막 스페이서(5)를 형성한 후 고농도 불순물 이온 주입공정으로 고농도 불순물 영역을 형성하여 소오스/드레인 영역(4)을 형성하여 이루어진다.

상기와 같이 LDD(lightly doped drain) 구조를 갖는 폴리사이드 형태의 게이트 전극은 0.5㎛ 이하의 초미세화된 소자로 형성될 경우에 드레인 영역의 전기장의 세기가 매우 커져서 전술한 바와같은 핫 캐리어가 발생되는 문제가 있다.

따라서 본 발명은 트랜지스터를 초미세화 패턴형태로 형성하면서도 드레인 영역에서 발생되는 핫 캐리어 효과를 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 트랜지스터 제조방법은 실리콘 기판(11)상부에 게이트 산화막(12) 및 제 1 폴리실리콘막(13A)을 패턴화한 후 전체구조 상부에 섀도우 열산화막(20)을 형성한 다음 저농도 불순물 이온 주입공정으로 저농도 불순물 영역(14A)을 형성하는 단계와, 상기 단계로부터 패턴화된 제 1 폴리실리콘막(13A) 측벽쪽에 섀도우 열산화막(20)을 사이에 두고 제 2 폴리실리콘막(13B)으로 스페이서를 형성하는 단계와, 상기 단계로부터 고농도 불순물 이온주입공정으로 고농도 불순물 영역(14A)을 형성하여 소오스/드레인 영역(14)을 형성한 다음 노출된 부분의 섀도우 열산화막(20)을 제거하는 단계와, 상기 단계로부터 제 1 및 2 폴리실리콘막(13A 및 13B) 상부에 실리사이드막(13C)을 형성하여 게이트 전극(13)이 형성되는 단계로 이루어지는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제 2a 도 내지 제 2c 도는 본 발명에 의한 반도체 소자의 트랜지스터를 제조하는 단계를 도시한 단면도로서, 제2a도는 실리콘 기판(11) 상부에 게이트 산화막(12)을 형성하고, 그 상부에 불순물이 도핑된 제 1 폴리실리콘막(13A)을 형성한 후 게이트 전극 마스크를 사용한 식각공정으로 패턴화하고, 전체구조 상부에 섀도우 열산화막(20)을 형성한 다음 저농도 불순물 이온 주입공정으로 저농도 불순물 영역(14A)을 형성한 상태를 도시한 것이다. 상기에서 저농도 불순물 영역(14A)은 예를들어 인(P) 원자를 30 ~ 60KeV, 도즈량 1 ×10¹²~ 1 ×10¹⁴원자/cm²의 조건으로 형성된다.

제 2b 도는 전체구조 상부에 불순물이 도핑된 제 2 폴리실리콘막(13B)을 형성한 후 비등방성식각으로 하부층인 섀도우 열산화막(20)을 노출시키면서 스페이서를 형성하고, 고농도 불순물 이온 주입공정으로 고농도 불순물 영역(14B)을 형성하여 소오스/드레인 영역(14)을 형성한 상태를 도시한 것이다. 상기에서 고농도 불순물 영역(14B)은 예를들어 비소(As) 원자를 30 ~ 80KeV, 도즈량 1 ×10¹⁵~ 1 ×10¹⁶원자/cm²의 조건으로 형성된다.

제 2c 도는 상기 노출부위의 섀도우 열산화막(20)을 제거한 후 상기 제 1 및 2 폴리실리콘막(13A 및 13B)의 상부에 선택적으로 텅스텐(W)을 증착한 후 열처리하여 실리사이드(13C)을 형성하여 폴리사이드 구조의 게이트 전극(13)을 형성한 상태를 도시한 것이다.

상기에서 제 1 폴리실리콘막(13A)과 제 2 폴리실리콘막(13B)은 실리사이드(13C)에 의해 연결되어지며, 제 2 폴리실리콘막(13B)은 저농도 불순물 영역(14A)상에 형성된다.

상술한 본 발명에 의하면, 드레인 영역의 전계를 완화시키는 저농도 불순물 영역 상부에도 폴리사이드 구조의 게이트 전극이 형성되므로써 핫 캐리어 발생을 억제시켜 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Claims (3)

1. 반도체 소자의 트랜지스터 제조방법에 있어서, 실리콘 기판(11)상부에 게이트 산화막(12) 및 제 1 폴리실리콘막(13A)을 패턴화한 후 전체구조 상부에 섀도우 열산화막(20)을 형성한 다음 저농도 불순물 이온 주입공정으로 저농도 불순물 영역(14A)을 형성하는 단계와, 상기 단계로부터 패턴화된 제 1 폴리실리콘막(13A) 측벽쪽에 섀도우 열산화막(20)을 사이에 두고 제 2 폴리실리콘막(13B)으로 스페이서를 형성하는 단계와, 상기 단계로부터 고농도 불순물 이온주입공정으로 고농도 불순물 영역(14A)을 형성하여 소오스/드레인 영역(14)을 형성한 다음 노출된 부분의 섀도우 열산화막(20)을 제거하는 단계와, 상기 단계로부터 제 1 및 2 폴리실리콘막(13A 및 13B) 상부에 실리사이트막(13c)을 형성하여 게이트 전극(13)이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
2. 제1항에 있어서, 상기 실리사이드막(13C)은 상기 제 1 및 2 폴리실리콘막(13A 및 13B)의 상부에 선택적으로 텅스텐을 증착한 후 열처리하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 제 1 및 2 폴리실리콘막(13A 및 13B)은 상기 실리사이드(13C)에 의해 연결되어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.