KR970003801A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970003801A
KR970003801A KR1019950017290A KR19950017290A KR970003801A KR 970003801 A KR970003801 A KR 970003801A KR 1019950017290 A KR1019950017290 A KR 1019950017290A KR 19950017290 A KR19950017290 A KR 19950017290A KR 970003801 A KR970003801 A KR 970003801A
Authority
KR
South Korea
Prior art keywords
forming
photoresist pattern
silicon substrate
ion implantation
etching
Prior art date
Application number
KR1019950017290A
Other languages
English (en)
Other versions
KR100208449B1 (ko
Inventor
이경복
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017290A priority Critical patent/KR100208449B1/ko
Priority to TW085107532A priority patent/TW296465B/zh
Priority to CN96110757A priority patent/CN1058808C/zh
Priority to US08/668,826 priority patent/US5830796A/en
Publication of KR970003801A publication Critical patent/KR970003801A/ko
Application granted granted Critical
Publication of KR100208449B1 publication Critical patent/KR100208449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법이 개시된다.
본 발명은 트랜지스터를 먼저 제조하고, 이후 층간 절연막 형성공정시 트랜치형 소자분리막을 동시에 형성하는 방법으로 반도체 소자를 제조한다.
따라서, 본 발명은 공정의 단순화로 생산성을 향상시키고, 토폴러지의 완화로 후속공정을 용이하게 하며, 버즈 비크와 같은 액티브 영역을 감소시키는 요인을 없애 고집적 소자 제조를 가능하게 한다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도.

Claims (1)

  1. 반도체 소자의 제조방법에 있어서, 실리콘 기판상에 웰이 형성될 영역이 개방된 제1포토레지스트 패턴을형성하고, 상기 제1포토레지스트 패턴을 이온주입 마스크로한 이온 주입 공정으로 상기 실리콘 기판에 웰을 형성하는 단계와, 상기 제1포토레지스트 패턴을 제거한 후, 상기 웰이 형성된 상기 실리콘 기판상에 소오스/드레인이 형성될 영역이개방된 제2포토레지스트 패턴을 형성하고, 상기 제2포토레지스트 패턴을 이온주입 마스크로한 소오스/드레인 불순물 이온주입 공정으로 상기에 소오스/드레인을 형성하는 단계와, 상기 제2포토레지스트 패턴을 제거한 후, 열산화공정으로 게이트 옥사이드를 형성하고, 상기 게이트 옥사이드상에 폴리실리콘 증착공정을 실시한 후, 게이트 전극 마스크를 사용한폴리실리콘 식각공정으로 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 상기 실리콘 기판상에 소자 분리막이 형성될 영역이 개방된 제3포토레지스트 패턴을 형성하고, 상기 제3포토레지스트 패턴을 식각 마스크로한 식각공정으로 상기 실리콘 기판의 노출부분을 소정깊이 식각하여 셀 간을 분리시키는 트랜치를 형성하는 단계와, 층간 절연막 형성공정으로 층간 절연막과 셀간 분리를 동시에 이루는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017290A 1995-06-24 1995-06-24 반도체 소자의 제조방법 KR100208449B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법
TW085107532A TW296465B (en) 1995-06-24 1996-06-22 Method of manufacturing a semiconductor device
CN96110757A CN1058808C (zh) 1995-06-24 1996-06-24 半导体器件隔离膜的制造方法
US08/668,826 US5830796A (en) 1995-06-24 1996-06-24 Method of manufacturing a semiconductor device using trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970003801A true KR970003801A (ko) 1997-01-29
KR100208449B1 KR100208449B1 (ko) 1999-07-15

Family

ID=19418172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법

Country Status (4)

Country Link
US (1) US5830796A (ko)
KR (1) KR100208449B1 (ko)
CN (1) CN1058808C (ko)
TW (1) TW296465B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066141A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자의 제조 방법
US7279397B2 (en) * 2004-07-27 2007-10-09 Texas Instruments Incorporated Shallow trench isolation method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661202A (en) * 1984-02-14 1987-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit

Also Published As

Publication number Publication date
CN1058808C (zh) 2000-11-22
US5830796A (en) 1998-11-03
KR100208449B1 (ko) 1999-07-15
CN1147148A (zh) 1997-04-09
TW296465B (en) 1997-01-21

Similar Documents

Publication Publication Date Title
KR950021643A (ko) 디램셀 제조방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
JPS6360549B2 (ko)
KR970003801A (ko) 반도체 소자의 제조방법
JPH0738095A (ja) 半導体装置及びその製造方法
KR20020007848A (ko) 반도체 소자 및 그의 제조 방법
KR100929422B1 (ko) 반도체소자의 제조방법
JPH0472770A (ja) 半導体装置の製造方法
JP2633525B2 (ja) 半導体装置の製造方法
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR970003964A (ko) 모스 (mos) 트랜지스터 제조 방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100503358B1 (ko) 반도체 소자의 제조 방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR100325286B1 (ko) 반도체메모리장치제조방법
KR0156787B1 (ko) 반도체 소자 제조방법
KR970003533A (ko) 반도체 소자의 제조방법
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR950021133A (ko) 반도체 소자 제조방법
KR970053405A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
JPH05259446A (ja) 半導体装置の製造方法
KR950034669A (ko) 반도체 소자의 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR920011562A (ko) Ldd구조의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee