KR100208449B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100208449B1
KR100208449B1 KR1019950017290A KR19950017290A KR100208449B1 KR 100208449 B1 KR100208449 B1 KR 100208449B1 KR 1019950017290 A KR1019950017290 A KR 1019950017290A KR 19950017290 A KR19950017290 A KR 19950017290A KR 100208449 B1 KR100208449 B1 KR 100208449B1
Authority
KR
South Korea
Prior art keywords
forming
photoresist pattern
silicon substrate
semiconductor device
ion implantation
Prior art date
Application number
KR1019950017290A
Other languages
English (en)
Other versions
KR970003801A (ko
Inventor
이경복
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017290A priority Critical patent/KR100208449B1/ko
Priority to TW085107532A priority patent/TW296465B/zh
Priority to CN96110757A priority patent/CN1058808C/zh
Priority to US08/668,826 priority patent/US5830796A/en
Publication of KR970003801A publication Critical patent/KR970003801A/ko
Application granted granted Critical
Publication of KR100208449B1 publication Critical patent/KR100208449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법이 개시된다.
본 발명은 트랜지스터를 먼저 제조하고, 이후 층간 절연막 형성공정시 트랜치형 소자분리막을 동시에 형성하는 방법으로 반도체 소자를 제조한다.
따라서, 본 발명은 공정의 단순화로 생산성을 향상시키고, 토폴러지의 완화로 후속공정을 용이하게 하며, 버즈 비크와 같은 액티브 영역을 감소시키는 요인을 없애 고집적 소자 제조를 가능하게 한다.

Description

반도체 소자의 제조방법
제1a 내지 1e도는 본 발명에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 웰
3 : 소오스/드레인 4 ; 게이트 옥사이드
5 : 게이트 전극 5 : LDD영역
6 : 트랜치 7 : 층간 절연막
7A : 소자 분리막 10,20,30 : 제1, 2 및 3 포토레지스트 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트랜지스터 형성후 소자 분리막을 형성하는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 제조공정은 셀 간을 분리하는 소자 분리막 형성 공정을 진행한 후, 트랜지스터 제조공정을 실시한다. 소자 분리막은 주로 LOCOS 및 PBL기술을 이용하는 산화공정으로 필드 산화막을 성장시켜 형성된다. 이 경우 필드 산화막의 가장자리부분에 버즈 비크(bird's beak)가 발생되어 액티브 영역을 감소시키는 문제와 웨이퍼보다 윗부분으로 필드 산화막이 솟아올라 토플러지(topology)을 심화시키는 문제가 있다. 그리고 필드 산화막을 형성하기 위해서는 산화 저지층 형성공정과 고온 산화 공정을 실시해야 하는 번거로움이 있다.
따라서, 본 발명은 트랜지스터를 먼저 제조하고, 이후 층간 절연막 형성공정시 트랜치형 소자분리막을 형성하므로써, 공정의 단순화로 생산성을 향상시키고, 토폴러지의 완화로 후속공정을 용이하게 하며, 버즈 비크와 같은 액티브 영역을 감소시키는 요인을 없애 고집적 소자 제조를 가능하게 하는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
이러한 목적들을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 실리콘 기판상에 웰이 형성될 영역이 개방된 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 이온주입 마스크로한 이온주입 공정으로 상기 실리콘 기판에 웰을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 제거한 후, 상기 웰이 형성된 상기 실리콘 기판상에 소오스/드레인이 형성될 영역이 개방된 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 이온주입 마스크로한 소오스/드레인 불순물 이온주입 공정으로 상기 웰이 소오스/드레인을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 제거한 후, 열산화공정으로 게이트 옥사이드를 형성하고, 상기 게이트 옥사이드상에 폴리실리콘 증착공정을 실시한 후, 게이트 전극 마스크를 사용한 폴리실리콘 식각공정으로 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 상기 실리콘 기판상에 소자 분리막이 형성될 영역이 개방된 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 실리콘 기판의 노출부분을 소정깊이 식각하여 셀 간을 분리시키는 트랜치를 형성하는 단계와, 층간 절연막 형성공정으로 층간 절연막과 셀간 분리를 동시에 이루는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a 내지 1e도는 본 발명에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도는 실리콘 기판(1)상에 웰이 형성될 영역이 개방된 제1 포토레지스트 패턴(10)을 형성하고, 제1 포토레지스트 패턴(10)을 이온주입 마스크로한 이온주입 공정으로 실리콘 기판(1)에 웰(2)을 형성한 것이 도시된다.
제1b도는 제1 포토레지스트 패턴(10)을 제거한 후, 웰(2)이 형성된 실리콘 기판(1)상에 소오스/드레인이 형성될 영역이 개방된 제2 포토레지스트 패턴(20)을 형성하고, 제2 포토레지스트 패턴(20)을 이온주입 마스크로한 소오스/드레인 불순물 이온주입 공정으로 웰(2) 소오스/드레인(3)을 형성한 것이 도시된다.
제1c도는 제2 포토레지스트 패턴(20)을 제거한 후, 열산화공정으로 게이트 옥사이드(4)를 형성하고, 게이트 옥사이드(4)상에 폴리실리콘 증착공정을 실시한 후, 게이트 전극 마스크를 사용한 폴리실리콘 식각공정으로 게이트 전극(5)을 형성한 것이 도시된다.
제1a 내지 1c도의 공정으로 트랜지스터의 기본적인 구성요소가 형성된다.
제1d도는 게이트 전극(4)이 형성된 실리콘 기판(1)상에 소자 분리막이 형성될 영역이 개방된 제3 포토레지스트 패턴(30)을 형성하고, 제3 포토레지스트 패턴(30)을 식각 마스크로 한 식각공정으로 실리콘 기판(1)의 노출부분을 소정깊이 식각하여 셀 간을 분리시키는 트랜치(6)를 형성한 것이 도시된다.
상기에서, 트랜지(6)는 제조할 소자의 특성에 부합되는 깊이와 크기로 용이하게 형성가능하므로, 고집적 소자의 제조를 용이하게 한다.
제1e도는 기존의 층간 절연막 형성공정으로 층간 절연막(7)과 소자 분리막(7A)을 동시에 형성한 것이 도시된다.
상술한 바와같이 본 발명은 트랜지스터를 먼저 제조하고, 이후 층간 절연막 형성공정시 트랜치형 소자분리막을 동시에 형성하므로써, 공정의 단순화로 생산성을 향상시키고, 토폴러지의 완화로 후속공정을 용이하게 하며, 버즈 비크와 같은 액티브 영역을 감소시키는 요인을 없애 고집적 소자 제조를 가능하게 한다.

Claims (1)

  1. 반도체 소자의 제조방법에 있어서, 실리콘 기판상에 웰이 형성될 영역이 개방된 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 이온주입 마스크로한 이온 주입 공정으로 상기 실리콘 기판에 웰을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 제거한 후, 상기 웰이 형성된 상기 실리콘 기판상에 소오스/드레인이 형성될 영역이 개방된 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 이온주입 마스크로한 소오스/드레인 불순물 이온주입 공정으로 상기에 소오스/드레인을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 제거한 후, 열산화공정으로 게이트 옥사이드를 형성하고, 상기 게이트 옥사이드상에 폴리실리콘 증착공정을 실시한 후, 게이트 전극 마스크를 사용한 폴리실리콘 식각공정으로 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 상기 실리콘 기판상에 소자 분리막이 형성될 영역이 개방된 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로한 식각공정으로 상기 실리콘 기판의 노출부분을 소정깊이 식각하여 셀 간을 분리시키는 트랜치를 형성하는 단계와, 층간 절연막 형성공정으로 층간 절연막과 셀간 분리를 동시에 이루는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950017290A 1995-06-24 1995-06-24 반도체 소자의 제조방법 KR100208449B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법
TW085107532A TW296465B (en) 1995-06-24 1996-06-22 Method of manufacturing a semiconductor device
CN96110757A CN1058808C (zh) 1995-06-24 1996-06-24 半导体器件隔离膜的制造方法
US08/668,826 US5830796A (en) 1995-06-24 1996-06-24 Method of manufacturing a semiconductor device using trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970003801A KR970003801A (ko) 1997-01-29
KR100208449B1 true KR100208449B1 (ko) 1999-07-15

Family

ID=19418172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법

Country Status (4)

Country Link
US (1) US5830796A (ko)
KR (1) KR100208449B1 (ko)
CN (1) CN1058808C (ko)
TW (1) TW296465B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066141A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279397B2 (en) * 2004-07-27 2007-10-09 Texas Instruments Incorporated Shallow trench isolation method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661202A (en) * 1984-02-14 1987-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066141A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
CN1058808C (zh) 2000-11-22
TW296465B (en) 1997-01-21
US5830796A (en) 1998-11-03
KR970003801A (ko) 1997-01-29
CN1147148A (zh) 1997-04-09

Similar Documents

Publication Publication Date Title
US6087241A (en) Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
JPH06326090A (ja) 集積回路の素子分離方法
KR100208449B1 (ko) 반도체 소자의 제조방법
JPH06244366A (ja) Ｍｏｓトランジスタの製造方法
US6316804B1 (en) Oxygen implant self-aligned, floating gate and isolation structure
US4219925A (en) Method of manufacturing a device in a silicon wafer
JPS5828734B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US5956589A (en) Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method
KR100929422B1 (ko) 반도체소자의 제조방법
KR100425063B1 (ko) 반도체소자의제조방법
KR100280537B1 (ko) 반도체장치 제조방법
KR0123842B1 (ko) 반도체 집적회로의 분리영역 제조방법
KR20050023650A (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR930000327B1 (ko) 초대규모 집적회로 씨모스 트랜지스터 및 그 제조방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
JPH11354650A (ja) 半導体装置およびその製造方法
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR100242380B1 (ko) 반도체소자의 필드격리막 제조방법
JP3566938B2 (ja) 半導体装置の製造方法
KR0172619B1 (ko) 반도체 장치 및 그 성형방법
JPH05259446A (ja) 半導体装置の製造方法
JP2007528123A (ja) 高さが異なる隆起したドレインおよびソース領域を有するトランジスタを形成するための先進技術
KR20020030338A (ko) 반도체 장치 제조방법
JP2003100903A (ja) 半導体装置の製造方法
KR20010056796A (ko) 비씨-에스오아이 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee