TW296465B - Method of manufacturing a semiconductor device - Google Patents

Method of manufacturing a semiconductor device Download PDF

Info

Publication number
TW296465B
TW296465B TW085107532A TW85107532A TW296465B TW 296465 B TW296465 B TW 296465B TW 085107532 A TW085107532 A TW 085107532A TW 85107532 A TW85107532 A TW 85107532A TW 296465 B TW296465 B TW 296465B
Authority
TW
Taiwan
Prior art keywords
trench
silicon substrate
forming
region
manufacturing
Prior art date
Application number
TW085107532A
Other languages
English (en)
Inventor
Bock Lee Kyeong
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW296465B publication Critical patent/TW296465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

B7 B7 經濟部士央嗜並ΜΓΪ、二消費合作钍扣製 五、發明説明（I ) 發明領域 本發明係關於一種半導体的製造方法，更仔細地說，係在形成 電晶体之後形成元件隔絕膜之製造半導体的方法。 發明背景 一般說來，在製造半導体元件的製程中，需先形成元件隔絕膜 之後才形成電晶体。這些元件隔絕膜可以隔絕主動區和場區，並且 常常使用LOCOS (矽的局部氧化）或PBL (複晶矽緩衝LOCOS) 等方法形成的場氧化膜作爲隔絕膜。傳統製作場氧化膜的方法中， 包含了以下的步驟：在一面砂基板上形成一層抗氧化的光罩，進行 一道高溫氧化製程，在矽基板內成長一眉氧化膜；並且去除抗氧化 的光罩。上述製程有一個缺點，在場氧化膜的邊緣部位會產生鳥啄 效應，使主動區的面積縮小。同時，上述方法所形成的場氧化膜表 面高低起伏很大。所以，不可能用它來製作大型積体電路。 發明的簡要說明 因此，本發明的目的是提出一種半導体元件的製造方法，可以 製造大型積体元件，並能改善製造半導体元件的製程。 本發明另一個目的是提供一種溝槽型的元件隔絕膜。 爲達成以上的目的，本發明之製造半導体元件的方法係包含以 下步驟：在一面砂基板內形成一個井區；在該井區內形成一個源極 區和一個汲極區；在該源極區和汲極區之間的井區上，連續形成一 層閘極氧化眉和一層閘極，而形成一個電晶体；蝕去該砂基板上選 定的部位，形成一個溝槽；並且在形成溝槽之後的結構上，形成一 層介層絕緣膜，而在該溝槽內形成一眉元件隔絕膜。 附圖的籣要說明： 爲要更安全地瞭解本發明的內容與目的，底下將參照附圈詳細 衣纸張&度通用中國國家標华·，CNS ) Λ4規格ί :10:χ ：N7公螫） H - ^^1 n 1 .1 - 1 - - - - I 、vs (請先閱讀背面之注意事項再填寫本頁) B7 B7 經濟部中央埭蕈馬_工消费合作社印裴 五、發明説明（工） 說明本發明，所附附圖分別是： 圖〗A至圖1 E的元件横剖面圖說明了本發明之製造半導体元 件的方法。 各附圖中相似的編號代表相似的組件。 發明的詳細說明 底下，將參照附圈詳細說明本發明。 圖1 A至圖1 E的元件橫剖面圖說明了本發明之製造半導体元 件的方法。 圖1 A中，矽基板1上已經形成了第一光阻園案1〇，並且利用 第一光阻圖案10作爲光罩，以離子植入製程在矽基板1內形成井區 2。 圖1 B中，第一光阻圖案1〇已經去除。然後在形成井區2的矽基 板1上，形成第二光阻圖案2〇。接著利用第二光阻圖案20作爲光 罩，以離子植入製程在井區2內形成源極和汲極區3A、3B。 圖1 C中，第二光阻圖案20已經去除。然後，進行氧化製程， 在矽基板1上形成一層氧化膜，接著以複晶矽沈積製程在氧化膜上 形成一層複晶矽層，並且連續制定複晶矽層和氧化膜的圖案，最後 在源極區3A和汲極區3B之間的井區2上形成了閘極氧化靥4和閘極 5。這樣就完成了由閘極5、源極區3A和汲極區3B所組成的電晶 体0 圖彳D中，接著在形成電晶体的矽基板1上形成第三光阻圖案 30。然後進行非均向性的蝕刻製程，以第三光阻圖案30作爲光軍， 蝕去矽基板1上選定的部位，而形成溝槽6。溝槽6位在井區2邊的矽 基板1內。 上述製程中，可以改變溝槽6的深度和大小，以配合特定元件 J- --------裝------訂 (請先閱讀背面之注意事項再填寫本頁) 衣紙張尺度適用中S國家標準；CMS ) A4规格；JO、2耵公t > B7 五、發明説明（) , 的特性。 圖1 E中，第三光阻圖案30已經去除。接著就在去除第三光阻 圖案30的結構上，形成介眉絕緣膜7，從而在溝槽6內形成了元件隔 絕膜7A。 誠如以上的說明，本發明可以形成溝槽型的元件隔絕膜，足能 用以製造大型積体元件，並且本發明可以同時形成介眉絕綠膜和元 件隔絕膜，大大地提高元件的生產力。 以上的說明雖是透過具体的黄施例詳細說明本發明，但只是說 明本發明的原則。應可瞭解本發明並不限於以上所揭露和說明的具 体實施例。因此，所有不脫離本發明之範圍與精神所作細節上的變 化，都應視爲本發明進一步的實施例。 (請先閲讀背面之注意事項再填寫本I) 裝-
-aT 經濟部中央缥隼局S工消f合作社印t 本紙張足度適用中國國家標滚丨CNS ) A4规格（：Μ〇Ύ公f )

Claims (1)

  1. AS B8 C8 D8 六、申請專利範圍 1. 一種半導体元件的製造方法，其步驟係包含： 在一面矽基板內形成一個井區； 在該井區內形成一個源極區和一個汲極區； 在該源極區和汲極區之間的井區上，連續形成閘極氧化眉和閘 極，而形成一個電晶体； 蝕去該矽基板選定的部位，形成一個溝槽；並且 在形成該溝槽後的結構上形成一眉介眉絕緣膜，因而在該溝 槽內形成一雇元件隔絕膜。 2. 根據申請專利範園第1項之方法，其中該溝槽位在該井區邊的矽 基板內。 3. 根據申請專利範圍第1項之方法，其中該溝槽是以非均向性蝕刻 製程形成的。 I I I I I I I —裝 I 訂.iv (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）
TW085107532A 1995-06-24 1996-06-22 Method of manufacturing a semiconductor device TW296465B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017290A KR100208449B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
TW296465B true TW296465B (en) 1997-01-21

Family

ID=19418172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085107532A TW296465B (en) 1995-06-24 1996-06-22 Method of manufacturing a semiconductor device

Country Status (4)

Country Link
US (1) US5830796A (zh)
KR (1) KR100208449B1 (zh)
CN (1) CN1058808C (zh)
TW (1) TW296465B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066141A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자의 제조 방법
US7279397B2 (en) * 2004-07-27 2007-10-09 Texas Instruments Incorporated Shallow trench isolation method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661202A (en) * 1984-02-14 1987-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit

Also Published As

Publication number Publication date
US5830796A (en) 1998-11-03
CN1058808C (zh) 2000-11-22
KR100208449B1 (ko) 1999-07-15
KR970003801A (ko) 1997-01-29
CN1147148A (zh) 1997-04-09

Similar Documents

Publication Publication Date Title
JPS6151923A (ja) ２つのポジテイブフオトレジスト層を重ねる方法
TW312821B (en) Manufacturing method of shallow trench isolation
GB1440643A (en) Method of producint a mis structure
JP3612525B2 (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
TW382789B (en) Method for manufacturing CMOS
TW296465B (en) Method of manufacturing a semiconductor device
KR970018223A (ko) 반도체 집적 회로의 제조 방법
TWI222747B (en) Method of manufacturing metal-oxide semiconductor transistor
TW312813B (en) Planarization method of film layer in semiconductor device
TW399270B (en) Method for fabricating a field effect transistor with T-type gate electrode
JP2689710B2 (ja) 半導体装置の製造方法
TW413863B (en) Method for simultaneously forming oxide layers with different thickness in semiconductor circuit
KR100198600B1 (ko) 반도체 장치의 플레이너 격리영역 형성방법
JP3058943B2 (ja) 半導体装置の製造方法
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR0180782B1 (ko) 반도체 소자의 소자 분리막 제조방법
TW508722B (en) Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch
KR0179019B1 (ko) 고전압 소자 제조방법
KR100354869B1 (ko) 소자분리막 형성 방법
KR0168119B1 (ko) 반도체 소자 제조방법
TW389987B (en) Method for producing high voltage device compatible with low voltage device
TW396461B (en) Method for forming the gate oxide layer of MOS devices
JPS616840A (ja) 半導体装置の製造方法
TW466614B (en) Manufacturing method of semiconductor device for preventing the gate oxide layer from being damaged
TW476110B (en) Method to prevent the decrease of threshold voltage of metal oxide semiconductor from shallow trench isolation