KR940004854A - Ldd mosfet 제조방법 - Google Patents
Ldd mosfet 제조방법 Download PDFInfo
- Publication number
- KR940004854A KR940004854A KR1019920015699A KR920015699A KR940004854A KR 940004854 A KR940004854 A KR 940004854A KR 1019920015699 A KR1019920015699 A KR 1019920015699A KR 920015699 A KR920015699 A KR 920015699A KR 940004854 A KR940004854 A KR 940004854A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- oxide film
- mosfet
- ldd
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract 5
- 125000006850 spacer group Chemical group 0.000 claims abstract 5
- 239000007943 implant Substances 0.000 claims abstract 4
- 238000002955 isolation Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000003313 weakening effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 고집적반도체 소자의 LDD MOSFET 제조방법에 관한 것으로 소오스/드레인 임플란트 마스크용 감광막을 MOSFET의 게이트전극 소자분리산화막의 버즈비크 및 LDD영역의 가장자리가 교차하는 부분이 충분하게 덮혀지도록 형성하여 스페이서 형성시 손상을 받은 부분에는 고농도 불순물이 주입되지 않도록 하여 접합 파괴 전압 약화 및 접합 누설전류 증가를 방지하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a도 내지 제4d도는 본발명에 의해 LDD MOSFET를 제조하는 단계를 도시한 단면도.
Claims (2)
- 실리콘 기판의 예정된 부분에 소자분리산화막을 형성하여 액티브영역과 절연영역을 구분한 후, 노출된 실리콘 기판에 게이트 산화막을 형성하는 단계와, 게이트 전극을 예정된 영역에 형성하고, 게이트 전극 표면에 폴리 산화막을 형성한 후, 저농도 불순물을 주입하여 LDD 영역을 형성하고, 전체 구조상부에 스페이서용 산화막을 형성하는 단계와, 비등방성 식각 공정으로 게이트 전극측벽에 스페이서를 형성하고, 소오스/드레인 임플란트 마스크용 감광막 패턴을 형성한 후 고농도 불순물을 주입하여 소오스 드레인 영역을 형성하는 단계로 이루어지는 LDD MOSFET 제조방법에 있어서, 상기 소오스/드레인 임플란트 마스크용 감광용을 MOSFET의 게이트전극 소자분리산화막의 버즈비크 및 LDD 영역의 가장자리가 교차되는 부분이 충분하게 덮여지도록 형성하여 스페이서 형성시 손상을 받은 부분에는 고농도 불순물이 주입되지 않도록 하는 것을 특징으로 하는 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(LDD MOSFET)제조방법.
- 제1항에 있어서, 상기 소오스/드레인 임플란트 마스크용 감광막 패턴을 형성하는 단계에서, MOSFET의 게리트 전극 이외에 이웃하는 게이트 전극, 소자분리 산화막 및 액티브영역이 서로 교차되는 부분이 충분하게 덮혀지도록 감광막 패턴을 형성하며, 스페이서 형성시 손상을 받은 부분에는 고농도 불순물이 주입되지 않도록 하는 것을 특징으로 하는 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(LDD MOSFET) 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
| US08/113,988 US5523250A (en) | 1992-08-31 | 1993-08-30 | Method of manufacturing a MOSFET with LDD regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004854A true KR940004854A (ko) | 1994-03-16 |
| KR950005474B1 KR950005474B1 (ko) | 1995-05-24 |
Family
ID=19338739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005474B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572282B1 (ko) * | 1999-08-17 | 2006-04-19 | 제일모직주식회사 | 내약품성이 우수한 ａｂｓ수지 조성물 |
-
1992
- 1992-08-31 KR KR1019920015699A patent/KR950005474B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572282B1 (ko) * | 1999-08-17 | 2006-04-19 | 제일모직주식회사 | 내약품성이 우수한 ａｂｓ수지 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005474B1 (ko) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006977A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960002833A (ko) | 반도체 소자의 고전압용 트랜지스터 및 그 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR940004854A (ko) | Ldd mosfet 제조방법 | |
| KR940004855A (ko) | Ldd mosfet 제조방법 | |
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100257756B1 (ko) | 모스트랜지스터 제조 방법 | |
| KR100252842B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR900001063B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR960042940A (ko) | 불순물 접합영역 형성방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR970008582A (ko) | 반도체 장치의 제조방법 | |
| KR960026242A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR950021765A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR960009066A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR19990049416A (ko) | 서로 다른 게이트 스페이서 형성 방법 | |
| KR970054527A (ko) | 절연체 위의 실리콘 구조 반도체소자 및 그 제조방법 | |
| KR960026472A (ko) | 트랜지스터 제조방법 | |
| KR960026461A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960026948A (ko) | 모스펫 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |