KR960026242A - 반도체 소자의 트랜지스터 형성방법 - Google Patents
반도체 소자의 트랜지스터 형성방법 Download PDFInfo
- Publication number
- KR960026242A KR960026242A KR1019940040533A KR19940040533A KR960026242A KR 960026242 A KR960026242 A KR 960026242A KR 1019940040533 A KR1019940040533 A KR 1019940040533A KR 19940040533 A KR19940040533 A KR 19940040533A KR 960026242 A KR960026242 A KR 960026242A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- depositing
- gate polysilicon
- etching
- semiconductor device
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 게이트 폴리실리콘에 2중의 측벽을 만들어 이온 주입을 하여 소스와 드레인이 게이트 폴리실리콘과 겹쳐지는 부분이 작도록 함으로써 이온이 확산되더라도 소스와 드레인의 거리가 멀여져 터짐현상을 방지할 수 있고, 또한 측벽을 만들기 전에 소스 혹은 드레인 극성과 반대되는 이온을 주입하여 열전자에 의한 게이트 폴리가 약화되는 현상을 억제하는 트랜지스터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제7도는 본 발명의 트랜지스터 제조방법에 따른 공정 단계를 도시한 단면도.
Claims (1)
- 실리콘 기판 상부에 게이트 산화막을 증착하는 단계와, 게이트 산화막 상부에 게이트 폴리실리콘막을 증착한 후, 감광막을 증착하는 단계와, 상기 감광막을 식각하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 이용하여 그 하부의 게이트 폴리실리콘 패턴을 형성하는 단계와, 상기 게이트 폴리실리콘 패턴을 이용하여 그 하부층을 식각하여 게이트를 식각하는 단계와, 노출된 기판 상부에 P-이온을 주입하는 단계와, 상부의 남은 감광막을 제거하는 단계와, 전체 상부에 산화막을 증착한 후 전면식각으로 제1게이트 폴리실리콘 측벽을 형성하는 단계와, 기판상에 N-이온을 주입하는 단계와, 전체 상부에 산화막을 증착한 후 전면식각을 하여 제2게이트 폴리실리콘 측벽을 형성하는 단계와, 노출된 기판 상부에 N+이온을 주입하여 엘디디 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040533A KR960026242A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040533A KR960026242A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 트랜지스터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026242A true KR960026242A (ko) | 1996-07-22 |
Family
ID=66648172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040533A KR960026242A (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026242A (ko) |
-
1994
- 1994-12-31 KR KR1019940040533A patent/KR960026242A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018187A (ko) | 반도체 장치 제조방법 | |
| KR960026242A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR940004854A (ko) | Ldd mosfet 제조방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 | |
| KR970053068A (ko) | 반도체 소자의 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR970003704A (ko) | 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970053090A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR960026754A (ko) | 모스(mos) 트랜지스터 제조 방법 | |
| KR960043241A (ko) | 마스크롬의 워드라인 형성 방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |