KR970053090A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970053090A KR970053090A KR1019950066122A KR19950066122A KR970053090A KR 970053090 A KR970053090 A KR 970053090A KR 1019950066122 A KR1019950066122 A KR 1019950066122A KR 19950066122 A KR19950066122 A KR 19950066122A KR 970053090 A KR970053090 A KR 970053090A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polycrystalline silicon
- oxide film
- forming
- semiconductor device
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로서, 다결정 실리콘에서 채널이 형성될 부분을 습식식각한 후, 게이트 산화막을 성장시키고 게이트 전극으로 사용할 다결정 실리콘을 중착할 경우 습식식각시 산화막 측벽하부로 실리콘이 식각되는 언더컷에 의해 게이트의 가장자리부분이 얇게 되어 N+이온주입시 이부분을 통해 주입되는 불순물의 양이 적어지는 것을 이용하여 한번의 이온주입으로 LDD 구조의 트랜지스터를 제작할 수 있게 한다. 아울러, 제조공정의 단순화를 이룰 수 있고 또한 게이트가 소오스,드레인 영역보다 낮은 위치에 형성되어 드레인 전위가 채널쪽으로 확장되는 것을 줄여줌으로 숏채널 현상 및 펀치스로우를 억제함으로써 반도체 소자의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 소자의 트랜지스터 제조공정단계를 도시한 단면도.
Claims (2)
- 반도체기판상부에 소정두께의 다결정 실리콘층을 형성하는 단계와, 상기 다결정 실리콘층 상부에 산화막을 형성하는 단계와, 상기 산화막의 소정부위를 식각하기 위한 감광막 패턴을 형성하는 단계와, 산화막을 건식 식각하는 단계와, 상기 산화막 식각에 의해 노출된 상기 다결정실리콘층을 습식식각으로 식각하는 단계와, 노출된 다결정 실리콘층의 상부에 게이트 산화막을 성장시키는 단계와,전체구조 상부에 게이트 전극을 사용하기 위한 다결층 실리콘을 증착하는 단계와, 전면식각후 산화막 식각에 의해 게이트 전극을 형성하는 단계와, 전체 구조 상부에 불순물 이온주입하여 소오스와 드레인 접합을 형성하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 산화막 식각시 다결정 실리콘과 산화막각의 식각 선택비가 큰 식각용액으로 식각하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066122A KR970053090A (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066122A KR970053090A (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053090A true KR970053090A (ko) | 1997-07-29 |
Family
ID=66637723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066122A KR970053090A (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053090A (ko) |
-
1995
- 1995-12-29 KR KR1019950066122A patent/KR970053090A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR970053090A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR970008571A (ko) | 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR950030381A (ko) | 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR960026242A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR960005891A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
| KR970030896A (ko) | 엘디디(ldd) 구조를 갖는 모스 트랜지스터 및 그의 제조방법 | |
| KR960002795A (ko) | 반도체소자 제조방법 | |
| KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR980005893A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR970053016A (ko) | 반도체 소자의 트렌지스터 제조 방법 | |
| KR910001895A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |