KR950005474B1 - 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 - Google Patents
저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 Download PDFInfo
- Publication number
- KR950005474B1 KR950005474B1 KR1019920015699A KR920015699A KR950005474B1 KR 950005474 B1 KR950005474 B1 KR 950005474B1 KR 1019920015699 A KR1019920015699 A KR 1019920015699A KR 920015699 A KR920015699 A KR 920015699A KR 950005474 B1 KR950005474 B1 KR 950005474B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- source
- drain
- ldd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000007943 implant Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract 2
- 238000000926 separation method Methods 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 LDD MOSFET 레이 아웃트 도면.
제2a도 내지 제2b도는 본 발명의 LDD MOSFET 레이 아웃트 도면.
제3a도 내지 제3d도는 종래의 기술로 LDD MOSFET를 제조하는 단계를 도시한 단면도.
제4a도 내지 제4d도는 본발명에 의해 LDD MOSFET를 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 소자분리 산화막 2 : 게이트 산화막
3 : 게이트 전극 4 : 폴리 산화막
5 : LDD 영역 6 : 스패이서용 산화막
7 : 스패이서 8 : 감광막
8' : 감광막 패턴 9 : 손상 영역
10 : 실리콘 기판 11 : 소오스/드레인 영역
50 : 액티브 마스크 60,60' : 게이트 전극 마스크
70 및 80 : 소오스/드레인 임플란트 마스크
본 발명은 고집적반도체의 금속산화물 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor : MOSFET) 제조방법에 관한 것으로, 특히 저도핑 드레인(Lightly Doped Drain : LDD) 영역을 구비하는 MOSFET 제조방법에 관한 것이다.
반도체소자의 고집적화에 따라 칩의 밀도(Density)가 증가하게 되고 트랜지스터의 채널길이도 줄어들게 된다. 트랜지스터의 채널길이가 감소하면서 DIBL(Drain Induced Barrier Lowering), 핫캐리어효과 및 쇼트채널효과 등의 문제점이 야기되어 이것을 극복하기 위하여 LDD 구조를 가진 MOSFET의 제조방법을 많이 사용하고 있다.
LDD MOSFET 구조에서 게이트 스페이서를 형성할때 게이트전극, 소자분리산화막 및 액티브영역이 교차하는 시점에서 산화막 스페이서를 형성하는 식각공적에서 소자분리산화막의 버즈비크(Bird's Beak) 일부가 식각되어 LDD 영역이 가장자리에서 손상이 발생하게 된다. 그리고 이후 N+(P+) 소오스, 드레인의 고농도 불순물 이온 주입으로 인해 접합 형성(Junction Profile)이 파열된 접합(abrupt juction)으로 형성되고 이 부분의 손상이 가중된다. 이러한 현상으로 인해 전기적으로는 이영역의 소오스, 드레인 접합의 파괴전압 약화 및 접합 누설전류 증가를 초래하는 문제점이 대두되고 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 게이트 스페이서 식각시 손상을 받은 부분에 고농도 이온 주입을 피하게 하여 접합의 손상이 가중되는 현상을 제거하고, 접합 형상의 개선으로 소오스, 드레인 접합의 파괴전압 약화 및 누설전류 증가를 방지하는 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(LDD MOSFET) 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 종래기술에 의해 LDD MOSFET를 제조하기 위해 액티브 마스크(50), 게이트전극 마스크(60), 소오스/드레인 임플란트 마스크(70)를 배열한 레이 아웃트 도면으로서 액티브 마스크(50) 가장자리 외측으로 소오스/드레인 임플란트 마스크(70)가 배열되도록 구성됨을 도시한다.
제2도는 본 발명에 의해 MOSFET를 제조하기 위하여 액티브 마스크(50), 게이트 전극마스크(60), 소오스/드레인 임플란트 마스크(80)를 배열한 레이 아웃트 도면으로서, 종래기술과는 달리 소오스/드레인 임플란트 마스크(80)가 게이트 전극 마스크(60)와 겹쳐진 부분에서의 액티브 마스크(50)이 가장자리 내측으로 배열되도록 구성됨을 도시한다.
제2b도는 본 발명의 LDD MOSFET 레이아웃도면으로써, 제2a도와 동일한 부분은 동일부호로 나타내었다. 제2b도는 이웃하는 게이트 전극 마스크(60')가 더 배열되어 있는데, 소오스/드레인 임플란트 마스크(80)가 게이트 전극 마스크(60) 및 이웃하는 게이트 전극 마스크(60')와 겹쳐진 부분에서는 액티브 마스크(50) 가장자리내측으로 배열된다.
제3a도 내지 제3d도는 종래기술에 의해 LDD MOSFET를 제조하되 제1도의 A-A' 단면을 따라 도시한 것이다.
제3a도는 실리콘 기판(10)에 P/N웰(도시안됨)을 형성하고, 일정크기의 버즈비크를 갖는 소자분리산화막(1)을 성장시켜 실리콘 기판(10)이 노출되는 액티브영역과 실리콘 기판(10)에 소자분리산화막(1)이 형성되는 절연영역을 구분시킨후, 노출된 실리콘 기판(10)상부에 게이트 산화막(2)을 형성하고, 예정된 영역상부에 게이트전극(3)을 형성한 상태의 단면도이다.
제3b도는 게이트 전극(3) 표면에 폴리산화막(4)을 형성하고, N-/P-의 저농도 불순물을 실리콘 기판(10)으로 이온주입시켜 LDD 영역(56)을 형성하고, 전체 구조 상부에 스페이서용 산화막(6)을 침착한 상태의 단면도이다.
제3c도는 비등방성 식각으로 상기 스페이서용 산화막(6)을 식각하여 게이트 전극(3) 측벽에 스페이서(7)를 형성하고, 액티브영역의 가장자리를 따라 소오스/드레인 임플란트 마스크용 감광막(8)을 형성한 상태의 단면도로서, 상기 비등방성 식각공정에서 소자 분리 산화막(1)의 버즈비크의 일부분이 식각되어 LDD영역(5)의 가장자리에 손상영역(9)이 발생됨을 도시한 단면도이다.
제3d도는 N+/P+고농도 불순물을 실리콘 기판(10)으로 이온주입하고 열처리하여 소오스/드레인 영역(11)을 형성한 후 감광막(8)을 제거한 상태의 단면도로서, 상기 열처리 공정시 LDD 영역(5)은 실리콘 기판(10)저부로 더 확산되고, LDD영역(15)의 가장자리에 소오스/드레인 영역(11)이 돌출되어 접합 형상이 파열된 접합을 형성됨을 도시한다.
제4a도 내지 제4d도는 본 발명에 의해 LDD MOSFET를 제조하되, 제2a도의 B-B' 단면을 따라 도시한 것이다.
제4a도 및 제4b도는 제3a도 및 제3b도와 같은 방법으로 실리콘 기판(10)의 일정부분과 상부에 소자분리산화막(1), 게이트 산화막(2), 게이트 전극(3), 폴리산화막(4), LDD 영역(5), 스페이서용 산화막(6)을 각각 형성한 것을 도시한 것이다.
제4c도는 비등방성식각으로 상기 스페이서용 산화막(6)을 식각하여 게이트 전극(3) 측벽에 스페이서(7)를 형성한 다음, 소오스/드레인 임플란트 마스크용 감광막(8')을 LDD 영역(5)과 일정부분 겹치도록 형성한 상태의 단면도로서, 여기서도 비등방성식각 공정에서 LDD 영역(5)의 가장자리에 손상(9)이 발생되지만 감광막(8')이 손상된 부분까지 덮게 되어 후공정의 고농도 이온주입공정에서 문제가 야기되지 않도록 한 것이다.
제4d도는 N+/P+고농도 불순물을 실리콘 기판(10)으로 이온주입하여 소오스/드레인 영역(11)을 형성한 다음, 상기 감광막(8')을 제거한 상태의 단면도이다.
상기한 본 발명에 의하여 스페이서를 형성하는 식각공정에서 버즈비크의 일부가 식각되어 LDD 영역의 가장자리에 손상이 발생되더라도 소오스/드레인 임플란트 마스크용 감광막이 이 부분을 덮어주게 되어 소오스/드레인 접합 파괴 접압이 약화되는 것을 방지하고 접합 누설전류가 증가하는 것을 방지할 수 있다는 효과가 있다.
Claims (2)
- 실리콘 기판의 예정된 부분에 소자분리산화막을 형성하여 액티브영역과 절연영역을 구분한 후, 노출된 실리콘 기판에 게이트 산화막을 형성하는 단계와, 게이트 전극을 예정된 영역에 형성하고, 게이트 전극 표면에 폴리 산화막을 형성한 후, 저농도 불순물을 주입하여 LDD 영역을 형성하고, 전체 구조상부에 스페이서용 산화막을 형성하는 단계와, 비등방성 식각 공정으로 게이트 전극측벽에 스페이서를 형성하고, 소오스/드레인 임플란트 마스크용 감광막 패턴을 형성한 후 고농도 불순물을 주입하여 소오스 드레인 영역을 형성하는 단계로 이루어지는 LDD MOSFET 제조방법에 있어서, 상기 소오스/드레인 임플란트 마스크용 감광용을 MOSFET의 게이트전극 소자분리산화막의 버즈비크 및 LDD 영역의 가장자리가 교차되는 부분이 충분하게 덮여지도록 형성하여 스페이서 형성시 손상을 받은 부분에는 고농도 불순물이 주입되지 않도록 하는 것을 특징으로 하는 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(LDD MOSFET)제조방법.
- 제1항에 있어서, 상기 소오스/드레인 임플란트 마스크용 감광막 패턴을 형성하는 단계에서, MOSFET의 게리트 전극 이외에 이웃하는 게이트 전극, 소자분리 산화막 및 액티브영역이 서로 교차되는 부분이 충분하게 덮혀지도록 감광막 패턴을 형성하며, 스페이서 형성시 손상을 받은 부분에는 고농도 불순물이 주입되지 않도록 하는 것을 특징으로 하는 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(LDD MOSFET) 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
| US08/113,988 US5523250A (en) | 1992-08-31 | 1993-08-30 | Method of manufacturing a MOSFET with LDD regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004854A KR940004854A (ko) | 1994-03-16 |
| KR950005474B1 true KR950005474B1 (ko) | 1995-05-24 |
Family
ID=19338739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920015699A KR950005474B1 (ko) | 1992-08-31 | 1992-08-31 | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005474B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572282B1 (ko) * | 1999-08-17 | 2006-04-19 | 제일모직주식회사 | 내약품성이 우수한 ａｂｓ수지 조성물 |
-
1992
- 1992-08-31 KR KR1019920015699A patent/KR950005474B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004854A (ko) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161398B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| JP2823572B2 (ja) | 集積回路の製造方法 | |
| KR0149527B1 (ko) | 반도체 소자의 고전압용 트랜지스터 및 그 제조방법 | |
| KR0150105B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| KR100233286B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20030018677A (ko) | 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| US5523250A (en) | Method of manufacturing a MOSFET with LDD regions | |
| KR950005474B1 (ko) | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR950005475B1 (ko) | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 | |
| US6060372A (en) | Method for making a semiconductor device with improved sidewall junction capacitance | |
| KR0147428B1 (ko) | 고집적 반도체 소자 및 그 제조방법 | |
| KR101102966B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| KR950002199B1 (ko) | Ldd구조의 mosfet 제조방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100899533B1 (ko) | 고전압 소자 및 그 제조방법 | |
| KR100935249B1 (ko) | 고전압 소자 및 그의 제조 방법 | |
| KR0134106B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0140785B1 (ko) | 전계효과 트랜지스터 제조방법 | |
| KR0143709B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0172463B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| KR101151037B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100237014B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |