KR970013407A - 모스 트랜지스터 제조 방법 - Google Patents
모스 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR970013407A KR970013407A KR1019950026554A KR19950026554A KR970013407A KR 970013407 A KR970013407 A KR 970013407A KR 1019950026554 A KR1019950026554 A KR 1019950026554A KR 19950026554 A KR19950026554 A KR 19950026554A KR 970013407 A KR970013407 A KR 970013407A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- photoresist pattern
- drain region
- polysilicon
- mos transistor
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
드레인에 가해지는 강한 전장에 의하여 발생하는 핫 캐리어들이 게이트 산화막 또는 반도체 기판으로 침투되어 드레인 영역의 공핍을 유발시키게 되고, 이로인한 드레인 영역의 저항 증가로 소자의 특성을 열화시키고, 또한 모스 트랜지스터고유의 래치 업(Latch-up) 또는 단채널 효과가 발생하는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
게이트 전극과 드레인 영역이 중첩되는 부분에 핫 캐리어 침투 방지용 산화막을 형성하여 게이트 산화막으로 핫 캐리어가 침투되는 것을 방지하므로써 소자의 열화를 감소시킬 수 있는 모스 트랜지스터 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
고집적 반도체 소자, 특히 MOS 트랜지스터 제조에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 모스 트랜지스터 제조 방법의 한 실시예에 따른 제조 공정도.
Claims (1)
- 모스 트랜지스터 제조 방법에 있어서, 소자분리막이 형성된 반도체 기판 상에 제1산화막, 제1폴리실리콘, 질화막을 차례로 형성한 후 게이트 전극과 드레인 영역이 중첩되는 부분과 드레인 영역의 일부는 오픈되고, 나머지 부분은 가려지도록 하는 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 식각 베리어로 이용하여 상기 질화막, 제1폴리실리콘, 제1산화막을 차례로 식각한 후 상기 오픈된 부분에 소정의 불순물을 이온 주입하는 단계와, 상기 제1포토레지스트 패턴을 제거하고, 산화막 성장공정을 수행하여 상기 오픈된 부분에 제2산화막을 형성하는 단계와, 상기 질화막, 제1폴리실리콘, 제1산화막을 차례로 제거하고, 전체 구조 상부에 게이트 산화막, 게이트 전극용 제2폴리실리콘을 차례로 형성하는 단계와, 게이트 전극을 정의하기 위한 제2포토레지스트 패턴을 형성하여 상기 제2포토레지스트 패턴을 식각 베리어로 이용하여 상기 게이트 전극용 제2폴리실리콘과 게이트 산화막 및 제2산화막의 일부를 식각하여 게이트 전극을 형성하는 단계 및, 상기 제2포토레지스트 패턴을 제거한 후 소스/드레인 이온 주입과 어닐링을 실시하는 단계를 포함해서 이루어진 모스 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026554A KR970013407A (ko) | 1995-08-23 | 1995-08-23 | 모스 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026554A KR970013407A (ko) | 1995-08-23 | 1995-08-23 | 모스 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970013407A true KR970013407A (ko) | 1997-03-29 |
Family
ID=66595445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026554A KR970013407A (ko) | 1995-08-23 | 1995-08-23 | 모스 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970013407A (ko) |
-
1995
- 1995-08-23 KR KR1019950026554A patent/KR970013407A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970053884A (ko) | Mos 트랜지스터를 독립적으로 형성할 수 있는 반도체 집적 회로 디바이스를 제조하기 위한 방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR970013407A (ko) | 모스 트랜지스터 제조 방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| KR970053886A (ko) | 씨모오스(cmos) 소자 제조방법 | |
| KR970052211A (ko) | 반도체 소자의 접합 영역 형성 방법 | |
| KR100248807B1 (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970004063A (ko) | 모스 트랜지스터 제조 방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR950015660A (ko) | 반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 | |
| KR960019608A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970003713A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR970018252A (ko) | 모스 트랜지스터 제조 방법 | |
| KR980006105A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970003866A (ko) | 고전압 반도체장치의 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970054453A (ko) | 모스형 트랜지스터 및 그 제조 방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970018689A (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
| KR960026558A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |