KR950034527A - 반도체 소자 콘택 형성방법 - Google Patents
반도체 소자 콘택 형성방법 Download PDFInfo
- Publication number
- KR950034527A KR950034527A KR1019940011428A KR19940011428A KR950034527A KR 950034527 A KR950034527 A KR 950034527A KR 1019940011428 A KR1019940011428 A KR 1019940011428A KR 19940011428 A KR19940011428 A KR 19940011428A KR 950034527 A KR950034527 A KR 950034527A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- semiconductor substrate
- conductive film
- spacer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체소자의 콘택 형성방법이 개시되어 있다. 반도체 기판 상에 도전막 및 식각방지막으로 구성되는 게이트전극 패턴을 형성하고, 제2콘택이 형성될 부분을 제외한 부분의 식각방지막을 제거한 다음, 게이트 전극 패턴의 측벽에 제1스페이서를 형성한다. 이어서, 절연막을 증착하고 이를 패터닝하여 상기 제1도전막의 일부 및 반도체 기판을 노출시키는 제1콘택 홀과 상기 식각방지막의 일부 및 반도체 기판을 노출시키는 제2콘택 홀을 형성하며, 제1 및 제2콘택 홀 내에 제2스페이서를 형성하고, 제1콘택 및 제2콘택을 형성한다. 본 발명에 의하면 한번의 사진식각공정으로 상이한 두 콘택을 형성함으로써, 콘택호염을 방지하고 콘택 사이즈를 증가시켜 결과적으로, 콘택저항을 감소한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명에 의한 반도체 소자의 콘택 형성방법의 일 예를 설명하기 위한 단면도들이다.
Claims (10)
- 반도체 기판 상에 제1도전막 및 식각방지막으로 구성되는 게이트 전극 패턴을 형성하는 제1단계, 제2콘택이 형성될 부분을 제외한 부분의 식막방지막을 제거하는 2단계, 게이트 전극 패턴의 측벽에 제1스페이서를 형성하는 제3단계, 제1스페이서가 형성된 상기 결과물 전면에 절연막을 형성하는 제4단계, 상기 절연막을 페터닝하여 상기 제1도전막의 일부 및 반도체 기판을 노출시키는 제1콘택 홀을 형성함과 동시에, 상기 식각방지막의 일부 및 반도체 기판을 노출시키는 제2콘택 홀을 형성하는 제5단계, 제1 및 제2콘택 홀 내에 제2스페이서를 형성하는 제6단계 및 상기 제2스페이서가 형성된 결과물 전면에 제2도전막을 형성하고, 이를 패터닝하여 제1콘택 및 제2콘택을 형성하는 제7단계를 구비하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 제1단계 이후 상기 게이트 전극 패턴을 이온주입 마스크로 사용하여 상기 반도체 기판 전면에 불순물을 이온주입하여 제1불순물층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제2항에 있어서, 상기 불순물은 n-인 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제2항에 있어서, 상기 제3단계 이후 상기 게이트 전극 패턴과 상기 스페이서를 이온주입 마스크로 사용하여 상기 반도체 기판에 불순물을 주입하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제4항에 있어서, 상기 불순물을 n+인 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 제1콘택은 상기 제2도전막에 의해 상기 제1도전막이 상기 반도체 기판과 연결되는 버팅콘택인 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 제2콘택은 상기 제1도전막에 의해 상기 제2도전막이 상기 반도체 기판과 연결되는 셀프얼라인 콘택인 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 식각방지막은 폴리실리콘 또는 티타늄질화물로 형성되는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 제1도전막은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 장치의 콘택 형성방법.
- 제1항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체 장치의 콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940011428A KR0141197B1 (ko) | 1994-05-25 | 1994-05-25 | 반도체소자 콘택 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940011428A KR0141197B1 (ko) | 1994-05-25 | 1994-05-25 | 반도체소자 콘택 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950034527A true KR950034527A (ko) | 1995-12-28 |
KR0141197B1 KR0141197B1 (ko) | 1998-07-15 |
Family
ID=19383764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940011428A KR0141197B1 (ko) | 1994-05-25 | 1994-05-25 | 반도체소자 콘택 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0141197B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400298B1 (ko) * | 1999-06-11 | 2003-10-04 | 주식회사 하이닉스반도체 | 반도체소자의 자기정렬적인 콘택방법 |
KR100741909B1 (ko) * | 2005-12-30 | 2007-07-24 | 동부일렉트로닉스 주식회사 | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 |
US11652056B2 (en) | 2021-01-13 | 2023-05-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device and electronic system including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8409956B1 (en) * | 2011-10-27 | 2013-04-02 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices using self-aligned contact formation techniques |
-
1994
- 1994-05-25 KR KR1019940011428A patent/KR0141197B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400298B1 (ko) * | 1999-06-11 | 2003-10-04 | 주식회사 하이닉스반도체 | 반도체소자의 자기정렬적인 콘택방법 |
KR100741909B1 (ko) * | 2005-12-30 | 2007-07-24 | 동부일렉트로닉스 주식회사 | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 |
US11652056B2 (en) | 2021-01-13 | 2023-05-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device and electronic system including the same |
US11973035B2 (en) | 2021-01-13 | 2024-04-30 | Samsung Electronics Co., Ltd. | Semiconductor memory device and electronic system including the same |
Also Published As
Publication number | Publication date |
---|---|
KR0141197B1 (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206878B1 (ko) | 반도체소자 제조방법 | |
KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
KR950001901A (ko) | 콘택홀 제조방법 | |
KR960042923A (ko) | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 | |
US6143474A (en) | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors, and capacitor plates | |
KR930006828A (ko) | 전하 전송 장치의 제조방법 | |
KR100268920B1 (ko) | 반도체소자의제조방법 | |
KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR970006740B1 (ko) | 박막트랜지스터의 제조 방법 | |
KR0140635B1 (ko) | 박막트랜지스터 제조방법 | |
KR970054218A (ko) | 고전압 트랜지스터 제조방법 | |
KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
KR970054506A (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
KR920010954A (ko) | Mos트랜지스터의 제조방법 | |
KR960026170A (ko) | 콘택 홀 제조 방법 | |
KR940003066A (ko) | 콘택홀 접속방법 | |
KR970024168A (ko) | 모스 트랜지스터 및 그의 제조방법(A MOS transistor and a method of fabricating the same) | |
KR970077357A (ko) | 모스(mos) 트랜지스터의 제조방법 | |
KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR960026181A (ko) | 플러그 형성방법 | |
KR19990010370A (ko) | 반도체 소자의 비아 콘택홀 형성 방법 | |
KR960026214A (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |