KR970018527A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970018527A KR970018527A KR1019950030121A KR19950030121A KR970018527A KR 970018527 A KR970018527 A KR 970018527A KR 1019950030121 A KR1019950030121 A KR 1019950030121A KR 19950030121 A KR19950030121 A KR 19950030121A KR 970018527 A KR970018527 A KR 970018527A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- ions
- buried layer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract 8
- 238000009792 diffusion process Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims 20
- 150000002500 ions Chemical class 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 6
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치와 그 제조 방법에 관한 것으로서, 매몰층을 단차를 두고 형성하여 그 위의 에피층의 두께를 두껍고, 얇게 형성하여 고전압 반도체 소자와 저전압 반도체 소자를 한 칩 안에 동시에 형성하는 반도체 장치이 제조방법이다. 또한, 단차를 둔 매몰층을 한번의 마스크 공정으로 형성하고, 격리 영역과 싱크 영역을 동시에 형성하여 제조 공정을 단순화할 뿐 아니라, 단차에 의해 얇아진 에피층에 격리 영역을 형성하고, 두 차례에 걸쳐 확산하여 상부 확산을 유도함으로써 집적도를 향상할 수 있는 반도체 장치의 제조 방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제10도는 본 발명에 의한 반도체 장치의 단면도이고,
제11도 내지 제15도는 본 발명에 의한 반도체 장치의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
Claims (12)
- 반도체 기판에 서로 단차를 두고 형성되어 있는 제1도전형의 매물층과 제2도전형의 매물층, 상기 제1도전형의 매몰층과 상기 제2도전형의 매물층 위에 형성되어 있는 에피층, 상기 제1도전형 매물층 위의 에피층에 형성되어 있어 상기 에피층을 다수의 영역을 격리하는 격리 영역을 포함하는 반도체 장치.
- 제1항에 있어서, 상기 제1도전형 위의 에피층의 두께가 1~2㎛인 반도체 장치.
- 제1항 또는 제2항에 있어서, 상기 제2도전형 위의 에피층의 두께가 2~3㎛인 반도체 장치.
- 반도체 기판에 사진으로 서로 간격을 둔 포토 레지스트를 형성하고 반도체 기판을 식각한 후, 제2도전형의 이온을 주입하는 제1단계, 상기 포토 레지스트를 제거한 다음, 상기 반도체 기판에 제1도전형 이온을 주입하는 제2단계, 상기 제1도전형 이온과 상기 제2도전형 이온을 확산하여, 상기 반도체 기판에 제1도전형 매몰층과 제2도전형 매몰층을 서로 단차를 두고 형성하는 제3단계, 상기 반도체 기판에 제1차 에피택셜 성장으로 에피층을 형성하고, 기판 표면을 평탄화하는 제4단계, 상기 제2도전형 매몰층과의 경계 부근의 상기 제1도전형 매몰층 위에 형성되어 있는 상기 제1차 에피층에 제1차 격리 영역을 형성하고, 이와 동시에 상기 제2도전형 위의 상기 제1차 에피층에 제1차 싱크 영역을 형성하는 제5단계, 상기 반도체 기판에 제2차 에피층을 형성함과 동시에 제2차 격리 영역과 제2차 싱크 영역을 형성하는 제6단계를 포함하는 반도체 장치의 제조방법.
- 제4항에서, 상기 제2도전형의 이온을 도즈 1~5E15ions/㎠로 주입하는 반도체 장치의 제조방법.
- 제4항 또는 제5항에 있어서, 상기 제1도전형의 이온을 도즈 1~E13ions/㎠로 주입하는 반도체 장치의 제조방법.
- 제4항에서, 상기 제1차 에피택셜 성장으로 4~5㎛의 에피층을 형성하는 반도체 장치의 제조방법.
- 제4항에서, 평탄화를 통하여 상기 제1도전형 매몰층 위의 상기 에피층의 두께를 1~2㎛로 형성하는 반도체 장치의 제조방법.
- 제4항 또는 제8항에서, 평탄화를 통하여 상기 제2도전형 매몰층 위의 상기 에피층의 두께를 2~3㎛로 형성하는 반도체 장치의 제조방법.
- 반도체 기판에 사진으로 서로 간격을 둔 포토 레지스트를 형성하고, 반도체 기판을 식각한 후, 제2도체 기판의 이온을 주입하는 제1단계, 상기 포토 레지스트를 제거한 다음, 상기 반도체 기판에 제1도체 기판 이온을 주입하는 제2단계, 상기 제1도체 기판 이온과 상기 제2도체 기판 이온을 확산하여, 상기 반도체 기판에 제1도체 기판 매몰층과 제2도체 기판 매몰층을 서로 단차를 두고 형성하는 제3단계, 상기 반도체 기판에 제1차 에피택셜 성장으로 에피층을 형성하고, 기판 표면을 평탄화하는 제4단계, 상기 제2도전형 매몰층과의 경계 부근의 상기 제1도전형 매몰층 위에 형성되어 있는 상기 제1차 에피층에 제1차 격리 영역을 형성하는 제5단계, 상기 반도체 기판에 제2차 에피층을 형성함과 동시에 제2차 격리 영역을 형성하는 제6단계를 포함하는 반도체 장치의 제조방법.
- 제4항에서, 평탄화를 통하여 상기 제1도전형 매몰층 위의 상기 에피층의 두께를 1~2㎛로 형성하는 반도체 장치의 제조방법.
- 제4항 또는 제8항에 있어서, 평탄화를 통하여 상기 제2도전형 매몰층 위의 상기 에피층의 두께를 2~3㎛로 형성하는 반도체 장치의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030121A KR100188096B1 (ko) | 1995-09-14 | 1995-09-14 | 반도체 장치 및 그 제조 방법 |
JP11089996A JP3974205B2 (ja) | 1995-09-14 | 1996-05-01 | 半導体装置の製造方法 |
US08/710,111 US5716887A (en) | 1995-09-14 | 1996-09-13 | Method of manufacturing BiCMOS device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030121A KR100188096B1 (ko) | 1995-09-14 | 1995-09-14 | 반도체 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018527A true KR970018527A (ko) | 1997-04-30 |
KR100188096B1 KR100188096B1 (ko) | 1999-06-01 |
Family
ID=19426878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950030121A KR100188096B1 (ko) | 1995-09-14 | 1995-09-14 | 반도체 장치 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5716887A (ko) |
JP (1) | JP3974205B2 (ko) |
KR (1) | KR100188096B1 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
JP3393544B2 (ja) * | 1997-02-26 | 2003-04-07 | シャープ株式会社 | 半導体装置の製造方法 |
KR100239402B1 (ko) * | 1997-04-02 | 2000-02-01 | 김영환 | 반도체 소자의 웰과 그 형성방법 |
US6365447B1 (en) * | 1998-01-12 | 2002-04-02 | National Semiconductor Corporation | High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth |
JP4484979B2 (ja) * | 1999-03-19 | 2010-06-16 | セイコーインスツル株式会社 | バイポ−ラトランジスタの製造方法 |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US6509220B2 (en) | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6424007B1 (en) * | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
JP2004235475A (ja) * | 2003-01-30 | 2004-08-19 | Nec Electronics Corp | 半導体装置 |
KR100592225B1 (ko) * | 2003-12-30 | 2006-06-23 | 동부일렉트로닉스 주식회사 | 더블 에피 성장을 이용한 고전압 소자 형성 방법 |
US8653583B2 (en) * | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7595523B2 (en) * | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
KR100943500B1 (ko) * | 2007-12-27 | 2010-02-22 | 주식회사 동부하이텍 | 반도체 소자 동시 제조 방법 |
US9660053B2 (en) | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US9306034B2 (en) * | 2014-02-24 | 2016-04-05 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with multiple doped regions |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2503733B2 (ja) * | 1990-06-22 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-09-14 KR KR1019950030121A patent/KR100188096B1/ko not_active IP Right Cessation
-
1996
- 1996-05-01 JP JP11089996A patent/JP3974205B2/ja not_active Expired - Fee Related
- 1996-09-13 US US08/710,111 patent/US5716887A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100188096B1 (ko) | 1999-06-01 |
US5716887A (en) | 1998-02-10 |
JP3974205B2 (ja) | 2007-09-12 |
JPH0982821A (ja) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970018527A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100592401B1 (ko) | 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터 | |
US4272880A (en) | MOS/SOS Process | |
KR930009062A (ko) | 반도체 집적회로장치의 제조방법 | |
JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
JPH0193159A (ja) | BiCMOS素子の製造方法 | |
US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
JPH08167646A (ja) | Simox基板、simox基板の製造方法及び半導体装置の製造方法 | |
US4544940A (en) | Method for more uniformly spacing features in a lateral bipolar transistor | |
EP1035566A2 (en) | Method for forming a buried doped layer with connecting portions within a semiconductive device | |
KR100275950B1 (ko) | 반도체장치의활성영역분리방법 | |
KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 | |
KR0157367B1 (ko) | 수평 구조 실리콘 트랜지스터의 매입층 형성 방법 | |
KR100262401B1 (ko) | 반도체 소자의 웰 및 그 형성방법 | |
KR100364924B1 (ko) | 대전력소자 제조방법 | |
KR970003828A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
KR970053495A (ko) | 반도체 소자 분리방법 | |
KR960002740A (ko) | 반도체소자의 제조방법 | |
GB2115609A (en) | Semiconductor structure manufacturing method | |
KR970030631A (ko) | 반도체 소자의 소자분리막 제조방법 | |
JPH02110965A (ja) | 半導体集積回路 | |
KR930014782A (ko) | 얕은 접합 형상을 가진 반도체소자 및 그 제조방법 | |
KR970052155A (ko) | 반도체장치의 제조방법 | |
KR970030784A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111223 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |