KR100592225B1 - 더블 에피 성장을 이용한 고전압 소자 형성 방법 - Google Patents

더블 에피 성장을 이용한 고전압 소자 형성 방법 Download PDF

Info

Publication number
KR100592225B1
KR100592225B1 KR1020030100993A KR20030100993A KR100592225B1 KR 100592225 B1 KR100592225 B1 KR 100592225B1 KR 1020030100993 A KR1020030100993 A KR 1020030100993A KR 20030100993 A KR20030100993 A KR 20030100993A KR 100592225 B1 KR100592225 B1 KR 100592225B1
Authority
KR
South Korea
Prior art keywords
forming
high voltage
voltage device
layer
epitaxial layer
Prior art date
Application number
KR1020030100993A
Other languages
English (en)
Other versions
KR20050069104A (ko
Inventor
고광영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030100993A priority Critical patent/KR100592225B1/ko
Priority to US11/020,476 priority patent/US20050179092A1/en
Publication of KR20050069104A publication Critical patent/KR20050069104A/ko
Application granted granted Critical
Publication of KR100592225B1 publication Critical patent/KR100592225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고전압 소자와 상대적으로 저전압 소자를 형성할 때 저전압 소자의 크기를 감소시키기 위해 더블 에피 성장을 이용하는 하는 고전압 소자 형성 방법에 관한 것이다.
본 발명의 더블 에피 성장을 이용한 고전압 소자 형성 방법은 소정의 소자가 형성된 기판상에 제1불순물 매몰층을 형성하는 단계; 상기 기판상에 제1에피층을 형성하는 단계; 상기 제1에피층에 제2불순물 매몰층을 형성하는 단계; 상기 제1에피층상에 제2에피층을 형성하는 단계; 및 상기 기판상에 이온 주입 공정으로 웰을 형성하고 열처리하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 더블 에피 성장을 이용한 고전압 소자 형성 방법은 첫번째 에피 성장층에 고전압 소자를 형성하고 두번째 에피 성장층에 저전압 소자를 형성함으로써 최적화된 소자를 제작할 수 있고, 칩의 크기도 감소시킬 수 있는 효과가 있다.
고전압 소자, 저전압 소자, 에피 성장

Description

더블 에피 성장을 이용한 고전압 소자 형성 방법{Method for fabricating high voltage device using double epi growth}
도 1a 내지 도 1d는 종래기술에 의한 고전압 소자 형성 방법의 공정 단면도.
도 2a 내지 도 2e는 본 발명에 의한 고전압 소자 형성 방법의 공정 단면도.
본 발명은 더블 에피 성장을 이용한 고전압 소자 형성 방법에 관한 것으로, 보다 자세하게는 제1에피 성장층에 고전압 소자를 형성하고 제2에피 성장층에 저전압 소자를 형성한 후, 웰(well)을 이온 주입 및 열처리하는 고전압 소자의 형성 방법에 관한 것이다.
일반적으로 전력 MOSFET는 다른 전력 소자에 비해 우수한 스위칭 속도(switching speed)를 가지고 있으며, 비교적 내압이 낮은 300V 이하의 소자에서는 온(ON) 저항이 낮다는 특성을 가지고 있으므로 고전압 수평형(lateral) 전력 MOSFET는 고집적용 전력 소자로 각광을 받고 있다.
고전압 전력 소자들로는 DMOSFET(Double-diffused MOSFET), 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor), EDMOSFET (Extended Drain MOSFET), LDMOSFET(Lateral Double-Diffused MOSFET) 등이 있다.
이 중에 LDMOSFET는 칩 내에서 HSD(High Side Driver), LSD(Low Side Driver) 또는 H-브릿지(bridge) 회로 등에 다양하게 쓰일 수 있고 제조하기가 용이하지만, LDMOSFET 자체의 구조인 채널 영역의 도핑농도가 불균일하여 문턱전압(threshold voltage)이 높고 항복 현상(breakdown)이 채널에 가까운 드리프트(drift) 영역의 실리콘 기판 표면에서 일어난다는 단점이 있다.
도 1a 내지 도 1d는 종래기술에 의한 고전압 소자의 제조 방법의 공정 단면도이다.
먼저, 도 1a는 고전압 소자 및 저전압 소자 각각의 불순물 매몰층을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(11)상에 고전압 소자의 불순물 매몰층(12) 및 저전압 소자의 불순물 매몰층(13)을 형성한다. 이때 각각의 불순물 매몰층은 이온 주입 공정으로 불순물을 형성하게 되는데, 기판의 타입(type)의 반대 타입으로 형성한다. 즉, 기판이 P형이라면 불순물 매몰층은 N형으로 주입한다.
다음, 도 1b는 상기 기판상의 고전압 및 저전압 소자영역에 에피층을 형성하는 단계이다. 도에서 보는 바와 같이 상기 기판상에 에피층을 형성하는데, 에피텍셜 성장으로 상기 에피층을 형성한다. 또한, 고전압 소자 영역의 에피층(14)은 저전압 소자 영역의 에피층(15)의 두 배 두께로 형성한다.
다음, 도 1c는 고전압 및 저전압 소자 영역에 각각의 웰을 형성하는 단계이다. 도에서 보는 바와 같이 고전압 소자 및 저전압 소자의 상부에 웰(16)을 형성하게 된다. 이때 상기 웰은 이온 주입 공정으로 형성하고 각각의 웰이 하부의 불순물 매몰층과 접촉하기 위해 열처리 공정을 진행한다.
다음, 도 1d는 열처리 공정이 완료된 후, 고전압 소자 및 저전압 소자가 형성된 단면도이다. 도에서 보는 바와 같이 고전압 소자의 에피층은 저전압 소자의 에피층보다 두꺼워서 웰과 하부의 불순물 매몰층과 접촉시키기 위해서는 열처리 공정 시간이 길어진다. 따라서, 상기와 같은 종래의 고전압 소자의 형성 방법은 저전압 소자의 웰(17)에 주입된 불순물이 긴 열처리 시간에 의해 확산시켜 불순물 매몰층과 접촉하기 위한 종방향으로 확산할 뿐만 아니라 횡방향으로도 확산하여 소자의 크기를 증가시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 두번의 에피성장으로 고전압 소자의 에피층의 두께와 저전압 소자의 에피층의 두께의 차가 있도록 형성하여 최적화된 소자를 제작할 수 있고, 칩의 크기도 감소시킬 수 있는 고전압 소자 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 제1불순물 매몰층을 형성하는 단계; 상기 기판상에 제1에피층을 형성하는 단계; 상기 제1에피층에 제2불순물 매몰층을 형성하는 단계; 상기 제1에피층상에 제2에피층을 형성하는 단계; 및 상기 기판상에 이온 주입 공정으로 웰을 형성하고 열처리하는 단계를 포함하여 이루어진 더블 에피 성장을 이용한 고전압 소자 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의하 고전압 소자의 형성 방법의 공정 단면도이다.
먼저, 도 2a는 소정의 소자가 형성된 기판상에 제1불순물 매몰층을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(21)상의 소정의 영역에 고전압 소자 영역을 형성하기 위해 제1불순물 매몰층(22)을 형성한다. 이때 상기 제1불순물 매몰층은 불순물 이온 주입 공정으로 형성하는데 기판의 타입과는 반대 타입의 불순물을 주입하여 형성한다.
다음, 도 2b는 상기 기판상에 제1에피층을 형성하는 단계이다. 도에서 보는 바와 같이 상기 제1불순물 매몰층이 형성된 기판상에 제1에피층(23)을 형성한다. 상기 제1에피층의 두께는 원하는 전체 에피층의 절반의 두께로 형성한다.
다음, 도 2c는 상기 제1에피층에 제2불순물 매몰층을 형성하는 단계이다. 도에서 보는 바와 같이 제1에피층상에 제2불순물 매몰층(24)을 이온 주입 공정으로 형성한다. 이때 상기 제2불순물 매몰층은 상기 제1불순물 매몰층의 크기보다 작다. 이는 제2불순물 매몰층이 제1불순물 매몰층보다 상대적으로 더 저전압에서 동작하기 때문이다.
다음, 도 2d는 상기 제1에피층상에 제2에피층을 형성하는 단계이다. 도에서 보는 바와 같이 제2불순물 매몰층이 형성된 제1에피층상에 제2에피층(25)을 형성한다. 상기 제2에피층은 상기 제1에피층과 비슷한 두께로 형성하여, 제1에피층 및 제2에피층의 두께의 합이 종래 기술에 의해 형성된 에피층의 두께와 같아지도록 한다. 또한 제1에피층과 제2에피층의 두께의 합은 고전압 영역의 에피층의 총 두께가 되고 이후 공정에서 형성되는 고전압 소자의 웰의 두께가 된다.
다음, 도 2e는 상기 기판상에 이온 주입 공정으로 웰을 형성하고 열처리하는 단계이다. 도에서 보는 바와 같이 고전압 소자 영역인 제1불순물 매몰층 및 저전압 소자 영역인 제2불순물 매몰층상부에 웰 형성을 위한 불순물을 주입한다. 이어서 상기 기판을 열처리하여 고전압 소자의 웰(26)과 저전압 소자의 웰(27)을 형성한다. 이때 상기 고전압 소자 영역의 두께보다 저전압 소자 영역의 두께가 더 작아서 웰 형성을 위해 주입된 불순물이 횡방향으로 확산한 면적이 줄어든다. 따라서, 저전압 소자의 영역은 종래 기술에 의해 형성된 영역보다 사이즈를 감소시킬 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 더블 에피 성장을 이용한 고전압 소자 형성 방법은 제1에피 성장층에 고전압 소자를 형성하고 제2에피 성장층에 저전압 소자를 형성함으로써 최적화된 소자를 제작할 수 있고, 칩의 크기도 감소시킬 수 있는 효과가 있다.

Claims (5)

  1. 더블 에피 성장을 이용한 고전압 소자 형성 방법에 있어서,
    소정의 소자가 형성된 기판상의 고전압 소자 영역에 제1불순물 매몰층을 형성하는 단계;
    상기 기판상에 제1에피층을 형성하는 단계;
    상기 제1에피층상의 저전압 소자 영역에 제2불순물 매몰층을 형성하는 단계;
    상기 제1에피층상에 제2에피층을 형성하는 단계; 및
    상기 기판상에 이온 주입 공정으로 웰을 형성하고 열처리하는 단계
    를 포함하여 이루어짐을 특징으로 하는 더블 에피 성장을 이용한 고전압 소자 형성 방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제1에피층 및 제2에피층의 두께의 합이 고전압 소자 영역의 웰의 두께임을 특징으로 하는 더블 에피 성장을 이용한 고전압 소자 형성 방법.
  5. 제 1항에 있어서,
    상기 제1에피층의 두께는 제2에피층의 두께와 같음을 특징으로 하는 더블 에피 성장을 이용한 고전압 소자 형성 방법.
KR1020030100993A 2003-12-30 2003-12-30 더블 에피 성장을 이용한 고전압 소자 형성 방법 KR100592225B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030100993A KR100592225B1 (ko) 2003-12-30 2003-12-30 더블 에피 성장을 이용한 고전압 소자 형성 방법
US11/020,476 US20050179092A1 (en) 2003-12-30 2004-12-27 Method of fabricating high voltage device using double epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100993A KR100592225B1 (ko) 2003-12-30 2003-12-30 더블 에피 성장을 이용한 고전압 소자 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069104A KR20050069104A (ko) 2005-07-05
KR100592225B1 true KR100592225B1 (ko) 2006-06-23

Family

ID=34836650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100993A KR100592225B1 (ko) 2003-12-30 2003-12-30 더블 에피 성장을 이용한 고전압 소자 형성 방법

Country Status (2)

Country Link
US (1) US20050179092A1 (ko)
KR (1) KR100592225B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
KR102115619B1 (ko) 2013-09-06 2020-05-27 에스케이하이닉스 시스템아이씨 주식회사 반도체 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218187A (ja) * 1992-01-30 1993-08-27 Nec Corp 半導体基板の製造方法
KR0158623B1 (ko) * 1995-11-15 1998-12-01 김광호 반도체 장치 및 그 제조 방법
KR0175368B1 (ko) * 1995-08-11 1999-02-01 김광호 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법
KR100188096B1 (ko) * 1995-09-14 1999-06-01 김광호 반도체 장치 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365447B1 (en) * 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218187A (ja) * 1992-01-30 1993-08-27 Nec Corp 半導体基板の製造方法
KR0175368B1 (ko) * 1995-08-11 1999-02-01 김광호 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법
KR100188096B1 (ko) * 1995-09-14 1999-06-01 김광호 반도체 장치 및 그 제조 방법
KR0158623B1 (ko) * 1995-11-15 1998-12-01 김광호 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20050179092A1 (en) 2005-08-18
KR20050069104A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
KR100761825B1 (ko) 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
US5907173A (en) High voltage field effect transistor and method of fabricating the same
KR100958421B1 (ko) 전력 소자 및 그 제조방법
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
US7245243B2 (en) Lateral double-diffused MOS transistor and manufacturing method therefor
KR101228366B1 (ko) Ｌｄｍｏｓ 소자 제조 방법
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US7192834B2 (en) LDMOS device and method of fabrication of LDMOS device
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
KR20100067834A (ko) 반도체 소자 및 그 제조 방법
JPH09260651A (ja) 横型電界効果トランジスタおよびその製造方法
JP2007184434A (ja) 半導体装置および半導体装置の製造方法
US20030214011A1 (en) Short channel trench power MOSFET with low threshold voltage
JP3546037B2 (ja) 半導体装置の製造方法
WO2018041082A1 (zh) 集成有结型场效应晶体管的器件及其制造方法
US20080087949A1 (en) Semiconductor device and method of manufacturing the same
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
KR100592225B1 (ko) 더블 에피 성장을 이용한 고전압 소자 형성 방법
WO2016119697A1 (zh) 横向扩散金属氧化物半导体场效应管的制造方法
KR20030052693A (ko) 반도체 소자 및 그 제조방법
KR101068139B1 (ko) Ｌｄｍｏｓｆｅｔ 제조방법
CN101452956B (zh) 高压pmos器件及制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee