WO2016119697A1 - 横向扩散金属氧化物半导体场效应管的制造方法 - Google Patents
横向扩散金属氧化物半导体场效应管的制造方法 Download PDFInfo
- Publication number
- WO2016119697A1 WO2016119697A1 PCT/CN2016/072319 CN2016072319W WO2016119697A1 WO 2016119697 A1 WO2016119697 A1 WO 2016119697A1 CN 2016072319 W CN2016072319 W CN 2016072319W WO 2016119697 A1 WO2016119697 A1 WO 2016119697A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- doping type
- substrate
- region
- implantation
- source region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 210000000746 body region Anatomy 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 37
- 238000002513 implantation Methods 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract 2
- 108091006146 Channels Proteins 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种横向扩散金属氧化物半导体场效应管的制作方法，包括步骤：在衬底上形成第一掺杂类型的漂移区（20）；通过光刻板进行光刻，形成注入窗口；通过注入窗口注入第二掺杂类型离子形成体区（30），及注入第一掺杂类型离子形成源极区（52），控制注入角度和注入能量使得体区的结深大于源极区的结深，宽度大于源极区的宽度；形成栅氧化层；淀积并蚀刻多晶硅，形成栅极（70）。
Description
【技术领域】
本发明涉及半导体工艺，特别是涉及一种横向扩散金属氧化物半导体场效应管的制造方法。
【背景技术】
随着横向扩散金属氧化物半导体场效应管（LDMOSFET）在集成电路中的应用越来越广泛，对于关态崩溃电压（off-BV）更高，导通电阻（Rdson）更小的LDMOS的需求越来越迫切。
通常来说，降低LDMOS
Rdson的方法，就是在不断提高漂移区浓度的同时，通过各种降低表面电场（RESURF）理论的应用，使其能够完全耗尽，从而获得低Rdson，并维持很高的off-BV。目前通过此方法已经使Rdson与off-BV之间的关系接近了理论极限。
以N沟道LDMOS为例，一种传统的缩短沟道长度的方法是在多晶硅（POLY）刻蚀后，利用POLY自对准注入P型杂质离子形成P型体区（P-body），然后通过一定的热过程，使P-body横扩形成沟道区。由于POLY自对准注入的区域就是源极（source）端所在区域，此方法可以使靠近源极的沟道区浓度最高，从而在获得较短的沟道长度的同时，保持较高的穿通电压。具体的形成过程是：先使用多晶硅刻蚀的光刻版，形成栅极及POLY搭场部分。然后再使用P-body注入的光刻版，形成P-body注入区。最后经历较长时间热过程后形成NLMDOS。这种方法由于采用POLY自对准注入，受限于POLY厚度，注入能量不可能太高，因此在P-body注入后需要经历较长的热过程，才能形成所需的沟道区。这就使得在制备同时集成了LDMOS和低压MOSFET的晶圆时，此层POLY只能给LDMOS作为栅极，而不能作为低压MOS的栅极，因为低压器件的Vt注入不适合经历较长的热过程。此外，P-body经历较长的热过程，其横扩后的P型杂质也会使漂移区的N型杂质浓度降低，Rdson升高。
【发明内容】
基于此，有必要提供一种能够获得低导通电阻的横向扩散金属氧化物半导体场效应管的制造方法。
一种横向扩散金属氧化物半导体场效应管的制造方法，包括步骤：在衬底上形成第一掺杂类型的漂移区；通过光刻版进行光刻，形成注入窗口；通过所述注入窗口注入第二掺杂类型离子形成体区，及注入第一掺杂类型离子形成源极区，控制注入角度和注入能量使所述体区的结深大于所述源极区的结深，宽度大于所述源极区的宽度；形成栅氧化层；淀积并蚀刻多晶硅，形成栅极；所述第一掺杂类型和第二掺杂类型的电性相反。
上述横向扩散金属氧化物半导体场效应管的制造方法，P型和N型杂质注入使用的是同一次光刻后留下的光刻胶作为阻挡层，导电沟道的沟长由两次注入的能量和角度来决定，与传统的源极需要再进行一次光刻的技术相比，不受光刻对位偏差的影响，沟长更稳定，使阈值电压（Vt），Rdson等特性更加稳定。其沟道长度更短，沟道电阻减小的同时，总尺寸更小，使总的Rdson更低，比传统的LDMOS
Rdson可以低10%至30%。LDMOS与低压MOS能够共用同一层多晶硅（POLY），工艺更加简单，节省一道光刻流程，能够降低成本。
【附图说明】
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是一实施例中横向扩散金属氧化物半导体场效应管的制造方法的流程图；
图2是一实施例中步骤S130在注入第二掺杂类型离子时器件的剖面示意图；
图3是一实施例中步骤S130在注入第一掺杂类型离子时器件的剖面示意图；
图4是一实施例中步骤S150完成后器件的剖面示意图；
图5是一实施例中采用横向扩散金属氧化物半导体场效应管的制造方法制造的NLDMOS的示意图。
【具体实施方式】
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，一实施例的横向扩散金属氧化物半导体场效应管的制造方法包括下列步骤：
S110，在衬底上形成第一掺杂类型的漂移区。
本实施例中以NLDMOS为例进行介绍，可以理解的，本方法同样适用于PLDMOS。对于NLDMOS来说，第一掺杂类型是指N型，第二掺杂类型是指P型。可以采用P型衬底，然后在衬底上形成N阱20作为漂移区。本实施例中还需要在衬底上形成隔离结构40，例如场氧层或浅沟槽隔离结构（STI），在其他实施例中，横向扩散金属氧化物半导体场效应管也可以为无场氧层或STI的结构。
S120，通过一光刻版进行光刻，形成注入窗口。
在本实施例中，是通过P-body注入的光刻版进行光刻，形成光刻胶62。P-body的离子注入和源极的N型离子注入都通过这个注入窗口来进行。
S130，通过注入窗口进行离子注入，形成体区和源极区，体区的结深和宽度大于源极区。
在本实施例中，是通过P-body注入的光刻版，分别进行大角度（指与法线的夹角的角度，下同）的P型注入和小角度或0度角的N型注入，如图2和图3所示。利用P型注入和N型注入的角度及能量差异，分别形成一个区域更宽更深的P型区域（作为P型体区30），和一个相对更窄、更浅的N型区域（作为源极52）。其中图2的箭头为P型离子的注入方向，图3的箭头为N型离子的注入方向。可以理解的，P型注入时应包括两个方向的注入，例如图2中的左、右两侧注入。
通过大角度注入形成体区、小角度注入形成源极的方法，体区完全通过注入形成沟道区，沟道区的形成不需要经历太多热推阱过程，甚至可以完全没有推阱过程，工艺过程更加简单，而且该POLY可以同时作为低压MOS的栅极。同时，P-body的P型杂质横扩较少，不会导致N型漂移区浓度降低，因此可以获得更低的导通电阻。另外，由于P型和N型杂质注入使用的是同一次光刻后留下的光刻胶62作为阻挡层，导电沟道的沟长完全由两次注入的能量和角度来决定，与传统的源极需要再进行一次光刻的技术相比，不受光刻对位偏差的影响，沟长更稳定，使Vt（阈值电压），Rdson等特性更加稳定。
在另一个实施例中，P型和N型杂质注入也可以都使用小角度或0度角注入，在注入完成后，只需经历较短的热过程，利用P型杂质和N型杂质的扩散速度不同的特点，来获得一个较宽、较深的区域和一个较浅、较窄的区域。P型杂质（如硼）扩散速度一般大于N型杂质（如磷、砷、锑等），因此热扩散后可形成区域更深更宽的P型区，以及区域相对较窄、较浅的N型区，从而同样可以在后续形成的多晶硅下方形成沟长非常稳定的P型沟道区。该方法虽然同样经历了一定的热过程，但该热过程可以放在栅氧生长以及淀积POLY前，因此可以安排在低压MOS相应的离子注入之前，不会对低压MOS的Vt注入产生任何影响，同样可以使LDMOS与低压MOS共用同一层POLY，工艺更加简单，节省一道光刻流程，能够降低成本。同理，对于PLDMOS的情况，同样可以在步骤S130中分别注入扩散速度较快的N型杂质和较慢的P型杂质，例如磷和铟，来获得所需的体区和源极。
S140，形成栅氧化层。
P型体区30和源极52形成完毕后，采用习知的工艺形成栅氧化层（图未示）。
S150，淀积并蚀刻多晶硅，形成栅极。
如图4所示，采用习知的工艺，光刻形成光刻胶64后，刻蚀形成栅极70（及搭场部分）。完成后如图5所示，在图4的基础上进一步形成源极54、体区56以及漏极58。
利用上述横向扩散金属氧化物半导体场效应管的制造方法制作的横向扩散金属氧化物半导体场效应管，其沟道长度更短，沟道电阻减小的同时，总尺寸更小，使总的Rdson更低。对于工作电压较低、总尺寸较小的LDMOS尤其有效，比传统的LDMOS
Rdson可以低10%至30%。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
- 一种横向扩散金属氧化物半导体场效应管的制造方法，包括步骤：在衬底上形成第一掺杂类型的漂移区；通过光刻版进行光刻，形成注入窗口；通过所述注入窗口注入第二掺杂类型离子在所述衬底内形成体区，及注入第一掺杂类型离子在所述衬底内形成源极区，控制注入角度和注入能量使所述体区的结深大于所述源极区的结深，宽度大于所述源极区的宽度；在所述衬底上形成栅氧化层；及在所述栅氧化层上淀积并蚀刻多晶硅，形成栅极；所述第一掺杂类型和第二掺杂类型的电性相反。
- 根据权利要求1所述的方法，其特征在于，通过所述注入窗口注入第二掺杂类型离子在所述衬底内形成体区，及注入第一掺杂类型离子在所述衬底内形成源极区，控制注入角度和注入能量使所述体区的结深大于所述源极区的结深，宽度大于所述源极区的宽度的步骤，是使得第二掺杂类型离子的注入方向与衬底法线间的夹角，大于所述第一掺杂类型离子的注入方向与衬底法线间的夹角，且所述第二掺杂类型离子的注入能量大于所述第一掺杂类型离子的注入能量。
- 根据权利要求1所述的方法，其特征在于，所述第一掺杂类型为N型，所述第二掺杂类型为P型，所述在衬底上形成栅氧化层的步骤之前还包括热扩散步骤。
- 根据权利要求1所述的方法，其特征在于，所述在栅氧化层上淀积并蚀刻多晶硅，形成栅极的步骤中，包括形成横向扩散金属氧化物半导体场效应管的栅极和低压金属氧化物半导体场效应管的栅极。
- 根据权利要求1所述的方法，其特征在于，通过所述光刻版进行光刻，形成注入窗口的步骤之前，还包括形成隔离结构的步骤。
- 根据权利要求1所述的方法，其特征在于，所述隔离结构为浅沟槽隔离结构或场氧层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051574.6A CN105990139A (zh) | 2015-01-30 | 2015-01-30 | 横向扩散金属氧化物半导体场效应管的制造方法 |
| CN201510051574.6 | 2015-01-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2016119697A1 true WO2016119697A1 (zh) | 2016-08-04 |
Family
ID=56542431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2016/072319 WO2016119697A1 (zh) | 2015-01-30 | 2016-01-27 | 横向扩散金属氧化物半导体场效应管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105990139A (zh) |
| WO (1) | WO2016119697A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112309863B (zh) * | 2019-07-31 | 2024-02-23 | 上海积塔半导体有限公司 | 超低导通电阻ldmos及其制作方法 |
| CN112531026B (zh) * | 2019-09-17 | 2022-06-21 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN111785633B (zh) * | 2020-06-11 | 2022-11-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件的制备方法和ldmos器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283827A1 (en) * | 2008-05-13 | 2009-11-19 | Texas Instruments Incorporated | Formation Of A MOSFET Using An Angled Implant |
| CN102386096A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 改善ldmos性能一致性和稳定性的方法 |
| CN102446733A (zh) * | 2011-12-08 | 2012-05-09 | 上海先进半导体制造股份有限公司 | 高压射频横向扩散结构的功率器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185724A (ja) * | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | Ｄｍｏｓ型トランジスタの製造方法 |
| JP2004319964A (ja) * | 2003-03-28 | 2004-11-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| CN105789303A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
-
2015
- 2015-01-30 CN CN201510051574.6A patent/CN105990139A/zh active Pending
-
2016
- 2016-01-27 WO PCT/CN2016/072319 patent/WO2016119697A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090283827A1 (en) * | 2008-05-13 | 2009-11-19 | Texas Instruments Incorporated | Formation Of A MOSFET Using An Angled Implant |
| CN102386096A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 改善ldmos性能一致性和稳定性的方法 |
| CN102446733A (zh) * | 2011-12-08 | 2012-05-09 | 上海先进半导体制造股份有限公司 | 高压射频横向扩散结构的功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990139A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| KR101217988B1 (ko) | 적층 헤테로-도핑 림 및 점진적 드리프트 영역을 가진개선된 ｒｅｓｕｒｆ ｈｖｐｍｏｓ 장치 | |
| CN105374686A (zh) | 一种ldmos器件的制作方法 | |
| WO2018041192A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| WO2018041208A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| WO2016119697A1 (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| WO2018041082A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| US9831336B2 (en) | Process for forming a short channel trench MOSFET and device formed thereby | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| CN106328505A (zh) | 半导体结构的形成方法 | |
| CN1238564A (zh) | 绝缘栅晶体管、其制造方法和半导体集成电路器件 | |
| CN101577229B (zh) | 半导体元件及其制作方法 | |
| WO2023029196A1 (zh) | 场效应晶体管形成方法、电性能参数调节方法及结构 | |
| CN110648920B (zh) | Trench MOS器件及其制造方法 | |
| KR100592225B1 (ko) | 더블 에피 성장을 이용한 고전압 소자 형성 방법 | |
| CN111316447B (zh) | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101571704B1 (ko) | 탄화규소 전계효과 트랜지스터의 제조방법 | |
| WO2016119477A1 (zh) | 平板型rom器件的制备方法 | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR100573274B1 (ko) | 전계 효과 트렌지스터 및 그의 제조방법 | |
| JPS61239669A (ja) | 半導体集積回路 | |
| US20050280100A1 (en) | Laterally diffused MOS device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16742759 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 16742759 Country of ref document: EP Kind code of ref document: A1 |