JPS61239669A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61239669A JPS61239669A JP8077785A JP8077785A JPS61239669A JP S61239669 A JPS61239669 A JP S61239669A JP 8077785 A JP8077785 A JP 8077785A JP 8077785 A JP8077785 A JP 8077785A JP S61239669 A JPS61239669 A JP S61239669A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- concentration
- ldd
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１ 〔産業上の利用分野〕
本発明は、ＭＯＳ）ランジスタを構成要素とす１ ″″
′＃″ｉｆｉｎｇ ＣＪＥＴ”０゛１ゝ３−〜、：
のである。
′＃″ｉｆｉｎｇ ＣＪＥＴ”０゛１ゝ３−〜、：
のである。
□ 〔従来の技術〕
ＭＯＳ）ランジスタの微細化に伴いゲート付近のドレー
ン部分に電界集中が生じるため、かかる部分の逆方向耐
圧の低下ならびにホットキャリアによるゲート酸化膜中
へのキャリア注入が起こり、ＩＣの信頼性が低下するこ
とは周知である。この対策としてゲート付近においては
低濃度拡散層から成り、他の部分においては通常の高濃
度拡散層より成るドレーン（以下ＬＤＤと略す）を設け
て、 ；電界集中を緩和することも周知である。し
かしながら従来の方法では基板ウニノ・−面にＬＤＤを
形成しているために、低濃度拡散層のドレーン部分の形
成にはゲートをマスクとした自己整合な不純物注入が可
能であるにしても、ゲートから離れた高濃度拡散層のド
レーン部分の形成には、新たにマクスを必要とすること
や自己整合でないため高精度なマスク合わせを必要とす
るなどの問題かあ 。
ン部分に電界集中が生じるため、かかる部分の逆方向耐
圧の低下ならびにホットキャリアによるゲート酸化膜中
へのキャリア注入が起こり、ＩＣの信頼性が低下するこ
とは周知である。この対策としてゲート付近においては
低濃度拡散層から成り、他の部分においては通常の高濃
度拡散層より成るドレーン（以下ＬＤＤと略す）を設け
て、 ；電界集中を緩和することも周知である。し
かしながら従来の方法では基板ウニノ・−面にＬＤＤを
形成しているために、低濃度拡散層のドレーン部分の形
成にはゲートをマスクとした自己整合な不純物注入が可
能であるにしても、ゲートから離れた高濃度拡散層のド
レーン部分の形成には、新たにマクスを必要とすること
や自己整合でないため高精度なマスク合わせを必要とす
るなどの問題かあ 。
った。
・〔発明の解決しようとする問題点〕 本発明の目的は、これらの欠点を回避可能とするＬＤＤ
の構造を提供するこぶ、およびその製造方法を提供する
ことである。
・〔発明の解決しようとする問題点〕 本発明の目的は、これらの欠点を回避可能とするＬＤＤ
の構造を提供するこぶ、およびその製造方法を提供する
ことである。
本発明においては、基板ウェハー内部に向ってすなわち
基板ウェハー面に対して縦方向もしくは斜め方向に高濃
度拡散層と低濃度拡散層が設けられていること、および
かかる方向に沿ってＬＤＤおよびチャネルもしくは少な
くともその一部が形成されていることが特徴である。以
下に述べる製造方法からも明らかなように、かかる構造
においては多重の不純物注入により容易に深さの異なる
高濃度拡散層と低濃度拡散層を形成できることから、従
来のような高濃度拡散層のための新たなマスクは不要な
こと、および内拡散層とも自己整合で形成できるなどが
利点である。
基板ウェハー面に対して縦方向もしくは斜め方向に高濃
度拡散層と低濃度拡散層が設けられていること、および
かかる方向に沿ってＬＤＤおよびチャネルもしくは少な
くともその一部が形成されていることが特徴である。以
下に述べる製造方法からも明らかなように、かかる構造
においては多重の不純物注入により容易に深さの異なる
高濃度拡散層と低濃度拡散層を形成できることから、従
来のような高濃度拡散層のための新たなマスクは不要な
こと、および内拡散層とも自己整合で形成できるなどが
利点である。
以下、ＮチャンネルＭＯ８）ランジスタにおける本発明
の実施例を、図面に基づいて詳述する。
の実施例を、図面に基づいて詳述する。
［第１図は、本発明のトランジスタの構造及びエツチン
グにより形成した凹部の壁面に沿ってＬＤＤを形成する
工程図である。工程（ａ）は不純物濃度Ｉ Ｑ１６ｚ
”のＰ型シリコン基板１２を酸化し、厚さ２００Ａのバ
ッファ酸化膜１１を形成する。工程（ｂ）は深い低濃度
拡散層１６を設けるために、リンをエネルギー１２０
ＫｅＶ、ドーズ量３×１０１３ｃｒｎ−２でイオン注入
し１０００℃で１２０分間拡散する。次に工程（Ｃ）は
浅い高濃度拡散層１４を設けるためにヒ素を５ Ｑ Ｋ
ｅＶ、４ Ｘ １０１５ａｎ ”でイオン注入する。次
に工程（ｄ）はＣＢｒＦ３などのガスを用いる異方性イ
オンエツチングにより深さ８０００Ａの凹部１８を作成
する。次に工程（ｅ）で９５０℃、１１０分間の酸化に
よりゲート酸化膜１５を形成する。リンおよびヒ素の拡
散も兼ねる。次に工程（ｆ）でＣＶＤ法によりゲート材
料である多結晶シリコン１６で凹部を埋める。（ｆ）に
おいて溝の壁に沿って縦方向にＬＤＤが形成され、チャ
ネル一部が縦方向に形成され凹部の底を回って形成され
る。
グにより形成した凹部の壁面に沿ってＬＤＤを形成する
工程図である。工程（ａ）は不純物濃度Ｉ Ｑ１６ｚ
”のＰ型シリコン基板１２を酸化し、厚さ２００Ａのバ
ッファ酸化膜１１を形成する。工程（ｂ）は深い低濃度
拡散層１６を設けるために、リンをエネルギー１２０
ＫｅＶ、ドーズ量３×１０１３ｃｒｎ−２でイオン注入
し１０００℃で１２０分間拡散する。次に工程（Ｃ）は
浅い高濃度拡散層１４を設けるためにヒ素を５ Ｑ Ｋ
ｅＶ、４ Ｘ １０１５ａｎ ”でイオン注入する。次
に工程（ｄ）はＣＢｒＦ３などのガスを用いる異方性イ
オンエツチングにより深さ８０００Ａの凹部１８を作成
する。次に工程（ｅ）で９５０℃、１１０分間の酸化に
よりゲート酸化膜１５を形成する。リンおよびヒ素の拡
散も兼ねる。次に工程（ｆ）でＣＶＤ法によりゲート材
料である多結晶シリコン１６で凹部を埋める。（ｆ）に
おいて溝の壁に沿って縦方向にＬＤＤが形成され、チャ
ネル一部が縦方向に形成され凹部の底を回って形成され
る。
第２図は、本発明の他の実施例の構造図及びＬＯＣＯＳ
酸化によって生じた穴の壁面に沿ってＬＤＤを形成する
工程図である。工程（ａ）で不純物濃度Ｉ Ｑ１６ｃｍ
−３のＰ型シリコン基板２２上に、２０００Ｘの窒化シ
リコン膜２１をＣＶＤ法により形成する。次に工程（ｂ
）では１１００℃、５時間の水蒸気酸化によりＬ ＯＣ
’ ＯＳ酸化膜２３を形成する。次に工程（−Ｃ）で窒
化シリコン膜２１を除去後酸化し、２００Ａのバッファ
酸化膜２４を形成する。次に工程（ｄ）で深い低濃度拡
散層２５を設けるためにリンを１００ ＫｅＶ、３×１
０＋３．−２でイオン注入し１．１０００℃で″
９０分間拡散し。工程（ｅ）で浅い高濃度拡散層２６を
設けるためにヒ素を５０ ＫｅＶ、５ Ｘ １０Ｉ５ｃ
ｍ−２でイオン注入する。工程（ｆ）で酸化膜除去後、
９５０°Ｃ１１１０分間の酸化によりゲート酸化膜２７
を形成する。これはリンおよびヒ素の拡散を兼ねる。次
に工程（ｇ）でＣＶＤ法によりゲート材料である多結晶
シリコン２８で穴を埋める。工程（ｇ）において穴の壁
に沿って斜め方向に’Ｌ Ｄ Ｄが形成され、チャネル
は穴の底を回り込んで形成される。
酸化によって生じた穴の壁面に沿ってＬＤＤを形成する
工程図である。工程（ａ）で不純物濃度Ｉ Ｑ１６ｃｍ
−３のＰ型シリコン基板２２上に、２０００Ｘの窒化シ
リコン膜２１をＣＶＤ法により形成する。次に工程（ｂ
）では１１００℃、５時間の水蒸気酸化によりＬ ＯＣ
’ ＯＳ酸化膜２３を形成する。次に工程（−Ｃ）で窒
化シリコン膜２１を除去後酸化し、２００Ａのバッファ
酸化膜２４を形成する。次に工程（ｄ）で深い低濃度拡
散層２５を設けるためにリンを１００ ＫｅＶ、３×１
０＋３．−２でイオン注入し１．１０００℃で″
９０分間拡散し。工程（ｅ）で浅い高濃度拡散層２６を
設けるためにヒ素を５０ ＫｅＶ、５ Ｘ １０Ｉ５ｃ
ｍ−２でイオン注入する。工程（ｆ）で酸化膜除去後、
９５０°Ｃ１１１０分間の酸化によりゲート酸化膜２７
を形成する。これはリンおよびヒ素の拡散を兼ねる。次
に工程（ｇ）でＣＶＤ法によりゲート材料である多結晶
シリコン２８で穴を埋める。工程（ｇ）において穴の壁
に沿って斜め方向に’Ｌ Ｄ Ｄが形成され、チャネル
は穴の底を回り込んで形成される。
以上においてＮ型不純物としてリンとヒ素の２種類を用
いたのは、拡散定数の違いにより、それぞれ深い拡散層
、浅い拡散層を形成し易いからである。
いたのは、拡散定数の違いにより、それぞれ深い拡散層
、浅い拡散層を形成し易いからである。
以上の説明より明らかなように、本発明によりＬＤＤを
容易に形成することが可能であり、その有用性は甚大で
ある。
容易に形成することが可能であり、その有用性は甚大で
ある。
第１図（ａ）〜（ｆ）および第２図（ａ）〜（’ｇ）は
、本発明の製造方法を示す工程図である。 １１．２４・・・・・・バッファ酸化膜、１２．２２・
・・ ゛・・・シＩＪコン基板、１６．２５・・
・・・・低濃度拡散層、１４．２６・・・・・・高濃度
拡散層、１５．２７・・・・・・ゲート酸化膜、１６．
２８・・・・・・ゲート、 、１７．２９
・・・・・・ＬＤＤ、２１・・・・・・窒化シリコン膜
、２３・・・・・・ＬＯＣＯＳ酸化膜。 に■＼（１１ Ｎ（Ｎ〜へ
、本発明の製造方法を示す工程図である。 １１．２４・・・・・・バッファ酸化膜、１２．２２・
・・ ゛・・・シＩＪコン基板、１６．２５・・
・・・・低濃度拡散層、１４．２６・・・・・・高濃度
拡散層、１５．２７・・・・・・ゲート酸化膜、１６．
２８・・・・・・ゲート、 、１７．２９
・・・・・・ＬＤＤ、２１・・・・・・窒化シリコン膜
、２３・・・・・・ＬＯＣＯＳ酸化膜。 に■＼（１１ Ｎ（Ｎ〜へ
Claims (2)
- （１）ＭＯＳトランジスタを構成要素とする半導体集積
回路において、浅い高濃度拡散層とその直下に深い低濃
度拡散層を設け、該拡散層に凹部を形成し該凹部の壁面
に沿った前記トランジスタのチャネルおよび高濃度拡散
層と低濃度拡散層より成るドレーンを形成したことを特
徴とする半導体集積回路。 - （２）凹部はＬＯＣＯＳ酸化によって形成された凹部で
あることを特徴とする特許請求の範囲第１項記載の半導
体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8077785A JPS61239669A (ja) | 1985-04-16 | 1985-04-16 | 半導体集積回路 |
| CA000509781A CA1281753C (en) | 1985-04-16 | 1986-05-22 | Cross member structure for automobile |
| US07/198,675 US4805522A (en) | 1985-04-16 | 1988-05-25 | Cross member structure for automobile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8077785A JPS61239669A (ja) | 1985-04-16 | 1985-04-16 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61239669A true JPS61239669A (ja) | 1986-10-24 |
Family
ID=13727866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8077785A Pending JPS61239669A (ja) | 1985-04-16 | 1985-04-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04247663A (ja) * | 1991-02-04 | 1992-09-03 | Mitsubishi Electric Corp | 電界効果素子およびその製造方法 |
| JPH06232395A (ja) * | 1992-12-31 | 1994-08-19 | Hyundai Electron Ind Co Ltd | トレンチ構造の垂直チャンネルを有するトランジスタの製造方法 |
-
1985
- 1985-04-16 JP JP8077785A patent/JPS61239669A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04247663A (ja) * | 1991-02-04 | 1992-09-03 | Mitsubishi Electric Corp | 電界効果素子およびその製造方法 |
| JPH06232395A (ja) * | 1992-12-31 | 1994-08-19 | Hyundai Electron Ind Co Ltd | トレンチ構造の垂直チャンネルを有するトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000260987A (ja) | 半導体装置とその製造方法 | |
| US7141455B2 (en) | Method to manufacture LDMOS transistors with improved threshold voltage control | |
| US7161210B2 (en) | Semiconductor device with source and drain regions | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| KR100535853B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| JP3356629B2 (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| JPH04259258A (ja) | Ｍｉｓ電界効果形半導体装置の製造方法 | |
| KR100342804B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JPS61239669A (ja) | 半導体集積回路 | |
| KR100288686B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0851205A (ja) | 半導体装置の製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| KR950008260B1 (ko) | 엘디디 엔채널 모스 트랜지스터의 제조방법 | |
| JPH0629527A (ja) | 半導体装置およびその製造方法 | |
| JPH03184372A (ja) | 半導体装置の製造方法 | |
| JPH03112165A (ja) | 半導体装置の製造方法 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPS62109364A (ja) | 半導体装置の製造方法 | |
| KR100422325B1 (ko) | 반도체 소자의 제조방법 | |
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 | |
| JPH0243339B2 (ja) | ||
| JP2000164860A (ja) | 半導体装置とその製造方法 |