KR100264210B1 - 반도체장치의 활성영역 분리방법 - Google Patents
반도체장치의 활성영역 분리방법 Download PDFInfo
- Publication number
- KR100264210B1 KR100264210B1 KR1019980020774A KR19980020774A KR100264210B1 KR 100264210 B1 KR100264210 B1 KR 100264210B1 KR 1019980020774 A KR1019980020774 A KR 1019980020774A KR 19980020774 A KR19980020774 A KR 19980020774A KR 100264210 B1 KR100264210 B1 KR 100264210B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- epitaxial layer
- semiconductor device
- epitaxial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000926 separation method Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 활성영역 분리방법에 관한 것으로서, 특히, 표준매몰형 콜렉터(standard buried collector)를 갖는 바이폴라트랜지스터를 형성하기 위하여 에피층 형성 및 분리영역의 형성을 동시에 수행하며 이때 분리층을 자동적으로 일어나는 후확산 공정으로 형성하므로서 공정시간을 크게 단축하고 공정을 단순화하는 바이폴라트랜지스터의 활성영역 분리방법에 관한 것이다. 본 발명의 반도체장치의 활성영역 분리방법은 제 2 도전형 불순물로 고농도로 도핑된 매몰층이 표면의 소정부위에 형성된 제 1 도전형 반도체기판 위에 제 1 에피층을 형성하는 단계와, 제 1 에피층에 분리영역을 정의하는 고농도의 제 1 도전형 도핑층을 형성하는 단계와, 도핑층을 포함하는 제 1 에피층 위에 제 2 에피층을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 활성영역 분리방법에 관한 것으로서, 특히, 표준매몰형 콜렉터(standard buried collector)를 갖는 바이폴라트랜지스터를 형성하기 위하여 에피층 형성 및 분리영역의 형성을 동시에 수행하며 이때 분리층을 자동적으로 일어나는 후확산 공정으로 형성하므로서 공정시간을 크게 단축하고 공정을 단순화하는 바이폴라트랜지스터의 활성영역 분리방법에 관한 것이다.
바이폴라 트랜지스터 제조공정중 소자의 활성영역을 위한 제 1 도전형 에피층의 성장이 끝나면 그 위에 얇은 두께의 산화막을 키운 다음 분리영역이 형성될 부위에 제 2 도전형 불순물 이온의 확산을 선확산 및 후확산의 과정으로 수행한다.물론 이러한 분리 영역이 트랜지스터의 동작에 능동적으로 참가하지는 않는다.
이러한 접합분리(junction isolation)기술에서는, 트랜지스터에 있어서 내부 트랜지스터(intrinsic transistor)가 차지하는 면적이 전체트랜지스터에 소요되는 면적의 극히 일부만을 이루게 된다. 즉 분리확산은 접합의 깊이가 가장 깊고 따라서 옆으로 퍼지는 면적 또한 클 뿐만 아니라, 이 분리영역을 트랜지스터의 베이스 영역으로 부터 분리시키기 위하여 다시 n영역을 필요로 한다. 내부트랜지스터는 작은 면적만을 차지할 지라도 트랜지스터를 둘러싼 이와 같은 소모성의 주위면적은 매우 커진다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 활성영역 분리방법을 도시하는 공정단면도이다.
도 1a를 참조하면, 반도체기판인 p형 실리콘기판(1)의 소정 부위에 n형으로 고농도 도핑된 매몰층(2)을 마스크공정과 이온주입 또는 스핀-온 방법 그리고 선확산 및 후확산(drive-in)을 실시하여 형성한다.
그리고 매몰층(2) 표면을 포함하는 기판(1)의 전면에 제 1 산화막(3)을 약 7000Å 두께로 형성한 다음 제 1 포토레지스트패턴을 형성하는 사진식각공정으로 제 1 산화막의 소정부위를 제거하여 분리영역이 형성될 부위의 기판(1) 표면을 개방시킨다. 그리고 제 1 포토레지스트패턴을 제거한다.
그다음 기판(1)의 전면에 p 형 불순물 이온주입을 고농도로 실시하여 p 형 불순물 매몰층(4)을 형성한다. 이때 주입되는 불순물이온은 이후 형성되는 에피층의 하부로 확산되어 하부분리영역(5)을 형성하는데 이용된다.
도 1b를 참조하면, 잔류한 제 1 산화막을 제거한 다음 기판의 전 표면에 에피층(6)을 성장시켜 형성한다.
한편, p 형 불순물 매몰층(4)의 불순물 이온들이 에피층(6)의 하부로 확산되어 하부분리영역(5)을 형성한다.
도 1c를 참조하면, 다시 에피층(6)의 전면에 제 2 산화막(7)을 약 7000Å 두께로 성장시켜 형성한 다음 그 위에 포토레지스트를 도포한 후 노광 및 현상하여 제 1 포토레지스트패턴과 동일한 위치에 제 2 포토레지스트패턴을 형성한 후 이로 부터 보호되지 아니하는 부위의 제 2 산화막(7)을 제거하여 에피층(6)의 상부표면을 노출시킨다.
노출된 에피층(6)의 표면을 포함하는 잔류한 제 2 산화막(7)의 전면에 BSG(Boron Silicate Glass)층(8)를 증착하여 형성한 다음 여기서 붕소이온이 노출된 에피층(6) 표면을 고농도로 도핑되게 한다.
도 1d를 참조하면, BSG층(8)을 제거한 다음 후확산공정을 실시하여 상부분리영역(9)을 형성한다. 이때 상부분리영역(9)은 하부분리영역(5)과 만나게 되어 하나의 분리영역을 형성하게 된다.
이후 도시되지는 않았으나, 분리영역사이에 형성된 활성영역에 베이스, 이미터, 콜렉터 등을 형성하여 바이폴라트랜지스터 등을 형성한다.
그러나, 상술한 종래의 반도체장치의 활성영역 분리방법은 소자의 분리영역을 형성하기 위하여 두개의 산화막 형성공정, 한개의 이온주입공정, 두개의 사진식각공정 및 한개의 유리(glass)제거공정을 필요로 하므로 공정이 복잡하고 공정시간이 매우 길어지게 되고, 복잡한 공정에서 초래되는 웨이퍼 오염등의 문제점이 있다.
따라서, 본 발명의 목적은 소자의 활성영역이 형성될 에피층을 하부에피층과 상부에피층으로 나누어 형성하며 그 가운데 도핑층을 형성하여 한번의 후확산공정으로 도핑층의 불순물 이온이 상부 에피층 및 하부에피층으로 동시에 확산되도록하여 공정시간을 크게 단축하고 공정을 단순화하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명의 반도체장치의 활성영역 분리방법은 제 2 도전형 불순물로 고농도로 도핑된 매몰층이 표면의 소정부위에 형성된 제 1 도전형 반도체기판 위에 제 1 에피층을 형성하는 단계와, 제 1 에피층에 분리영역을 정의하는 고농도의 제 1 도전형 도핑층을 형성하는 단계와, 도핑층을 포함하는 제 1 에피층 위에 제 2 에피층을 형성하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 활성영역 분리방법을 도시하는 공정단면도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 활성영역 분리방법을 도시하는 공정단면도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 활성영역 분리방법을 도시하는 공정단면도이다.
도 2a를 참조하면, 반도체기판인 제 1 도전형 실리콘기판(21)의 소정 부위에 제 2 도전형으로 고농도 도핑된 매몰층(22)을 마스크공정과 이온주입 또는 스핀-온 방법 그리고 선확산 및 후확산(drive-in)을 실시하여 형성한다. 이때 제 1 도전형은 p 형으로 한다.
그리고 매몰층(2) 표면을 포함하는 기판(1)의 전면에 하부 실리콘 에피층으로 제 1 에피층(23)을 요구되는 에피층의 두께에 절반정도로 성장시켜 형성한다.
도 2b를 참조하면, 제 1 에피층(23)의 표면에 산화막(24)을 형성한 다음 분리영역을 정의하는 마스크로 포토레지스트패턴을 산화막(24) 위에 형성한다. 포토레지스트패턴으로 보호되지 아니하는 부위의 산화막(24)을 제거하여 제 1 에피층(23)의 표면을 개방시킨다.
그리고, 노출된 제 1 에피층(6)의 표면을 포함하는 잔류한 산화막(24)의 전면에 BSG(Boron Silicate Glass)층(25)를 증착하여 형성한 다음 여기서 붕소이온이 노출된 제 1 에피층(23) 표면을 고농도로 도핑되게 한다.
도 2c를 참조하면, BSG층(25)과 잔류한 산화막(24)을 제거한다. 이때 노출된 제 1 에피층(23)의 표면에 위치한 분리영역에는 제 1 도전형 불순물로 도핑된 도핑층(26)이 형성되어 있다.
도 2d를 참조하면, 도핑층 표면을 포함하는 제 1 에피층(23)의 표면에 제 2 에피층(27)을 제 1 에피층(23)과 동일한 재료 즉, 실리콘을 사용하여 증착하여 형성한다. 이때 증착되는 두께는 제 1 에피층(23)의 두께와 합하여 요구되는 소자형성을 위한 에피층의 두께가 되도록 형성한다.
한편, 제 2 에피층(27) 형성공정시 그 성장 온도가 1150℃ 정도이므로 도핑층(26)의 제 1 도전형 불순물이온들은 자동적으로 상부 및 하부 망향으로 후확산되어 하부분리영역(28) 및 상부분리영역(29)을 형성하게 되어 이들로 이루어진 분리영역(28, 29)을 형성하게 된다.
따라서 본 발명에서는 이온주입공정과 한개의 산화막 형성공정 등이 생략되었다.
이후 도시되지는 않았으나, 분리영역사이(28, 29)에 형성된 활성영역에 베이스, 이미터, 콜렉터 등을 형성하여 바이폴라트랜지스터 등을 형성한다.
따라서, 본 발명은 소자의 활성영역이 형성될 에피층의 중간에 도핑층을 형성하여 이로부터 자동적으로 분리영역을 형성하므로서 다수의 공정을 생략하게 하여 공정의 단순화를 이룩하였으며, 또한 후확산을 별도로 실시하지 아니하고 상부 에피층 형성시에 자동적으로 후확산이 일어나게 하므로서 공정시간을 크게 단축시키는 장점이있다.
Claims (6)
- 제 2 도전형 불순물로 고농도로 도핑된 매몰층이 표면의 소정부위에 형성된 제 1 도전형 반도체기판 위에 제 1 에피층을 형성하는 단계와,상기 제 1 에피층에 분리영역을 정의하는 고농도의 제 1 도전형 도핑층을 형성하는 단계와,상기 도핑층을 포함하는 상기 제 1 에피층 위에 제 2 에피층을 형성하는 단계로 이루어진 반도체장치의 활성영역 분리 방법.
- 청구항 1에 있어서, 상기 제 1 에피층과 상기 제 2 에피층의 두께의 합이 반도체소자에서 요구되는 에피층의 두께인 것이 특징인 반도체장치의 활성영역분리방법.
- 청구항 1에 있어서, 상기 제 2 에피층 형성 온도는 상기 도핑층의 불순물이온이 자동적으로 상기 제 1 에피층과 상기 제 2 에피층으로 후확산될 수 있는 온도에서 실시하는 것이 특징인 반도체장치의 활성영역 분리방법.
- 청구항 3에 있어서, 상기 도핑층의 불순물 이온이 상기 제 1 에피층과 상기 제 2 에피층으로 확산되어 소자 분리영역을 형성하는 것이 특징인 반도체장치의 활성영역 분리방법.
- 청구항 1에 있어서, 상기 도핑층을 형성하는 단계는,상기 제 1 에피층 위에 상기 분리영역을 노출시키는 마스크층을 형성하는 단계와,노출된 상기 제 1 에피층 표면을 포함하는 상기 마스크층 위에 제 1 도전형 불순물을 포함하는 글래스를 형성하는 단계와,상기 제 1 도전형 불순물을 노출된 상기 제 1 에피층 표면으로 확산시켜 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 활성영역 분리방법.
- 청구항 1에 있어서, 상기 매몰층은 상기 분리영역 사이에 형성되는 것이 특징인 반도체장치의 활성영역 분리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020774A KR100264210B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체장치의 활성영역 분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020774A KR100264210B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체장치의 활성영역 분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000865A KR20000000865A (ko) | 2000-01-15 |
| KR100264210B1 true KR100264210B1 (ko) | 2000-09-01 |
Family
ID=19538397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020774A KR100264210B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체장치의 활성영역 분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100264210B1 (ko) |
-
1998
- 1998-06-05 KR KR1019980020774A patent/KR100264210B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000865A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4990991A (en) | Bipolar transistor and method of manufacturing the same | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| KR0154304B1 (ko) | Bicmos장치의 제조방법 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| JPH07142419A (ja) | 半導体装置の製造方法 | |
| US5091323A (en) | Process for the fabrication of bipolar device | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| KR100292690B1 (ko) | 반도체장치의활성영역분리방법 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| KR100309641B1 (ko) | 바이시모스메모리셀제조방법 | |
| KR100266688B1 (ko) | 고전압 수직 확산 모스 트랜지스터 제조방법 | |
| KR100346822B1 (ko) | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 | |
| KR100196509B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100275950B1 (ko) | 반도체장치의활성영역분리방법 | |
| KR0135044B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR930008532B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR0157367B1 (ko) | 수평 구조 실리콘 트랜지스터의 매입층 형성 방법 | |
| KR0175329B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 18 |
|
| LAPS | Lapse due to unpaid annual fee |