KR0135044B1 - 바이폴라 트랜지스터 제조방법 - Google Patents
바이폴라 트랜지스터 제조방법Info
- Publication number
- KR0135044B1 KR0135044B1 KR1019940017032A KR19940017032A KR0135044B1 KR 0135044 B1 KR0135044 B1 KR 0135044B1 KR 1019940017032 A KR1019940017032 A KR 1019940017032A KR 19940017032 A KR19940017032 A KR 19940017032A KR 0135044 B1 KR0135044 B1 KR 0135044B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base
- emitter
- forming
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000000873 masking effect Effects 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 집적도를 개선하며, MOS소자와의 혼용에 효과적인 바이폴라 트랜지스터의 제조방법에 관한 것이다.
본 발명은 바이폴라 트랜지스터의 제조방법에 있어서, 가) 반도체기판의 소정의 부위를 선택적산화공정으로로 형성한 필드산화막으로 활성영역을 정의하는 단계와, 나) 바이폴라 트랜지스터를 형성할 활성영역을 제외한 부분을 제1폴리실리콘 필림으로 마스킹하고 이온주입 한 뒤, 확산하여 콜렉터영역을 형성하는 단계와, 다) 제2질화막으로 에미터영역이 될 부분을 마스킹하고, 산화공정을 실시하여 콜렉터영역 상에 국부적으로 베이스산화막을 성장시킨 후, 제2질화막을 제거하는 단계와, 라) 포토레지스트를 사용하여 베이스영역을 오픈하는 패턴을 만들고 이온을 주입하여 베이스영역을 형성하고, 포토레지스트 패턴을 제거하여, 콜렉터-베이스졍션을 형성하는 단계와, 마) 포토레지스트로 에미터영역을 정의하고, 에미터영역 형성부위에만 이온주입하고 어닐링하여 에미터-베이스졍션과 에미터 영역을 형성하는 단계로 구성한다.
Description
제1도는 종래의 기술에 의한 공정의 단면도이고, 제2도는 본 발명의 방법에 의한 바이폴라 트랜지스터의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 12-1,22-1 : 제1산화막
12-2,22-2 : 제2산화막 13 : 메몰층
14 : 에피층 15,22-3 : 격리층
16,25C : 콜렉터영역 17,25B : 베이스영역
18,25E : 에미터영역 16-1 : 불순물영역
19B,27B : 베이스 접촉창 19C,27C : 콜렉터접촉창
19E,27E : 에미터접촉창 22-4 : 베이스산화막
23-1 : 제1질화막 23-2 : 제2질화막
24-1 : 제1폴리실리콘 24-2 : 제2폴리실리콘
26-1,26-2 : 포토레지스트
본 발명은 바이폴라 트랜지스터 제조에 관한 것으로서, 특히 단위소자의 집적도가 중요한 MOS제품과의 혼용적용에 적당하도록 한 폴리실리콘 필림을 사용하여 에미터영역을 형성하는 바이폴라 트랜지스터 제조방법에 관한 것이다.
종래의 바이폴라 졍션 트랜지스터 제조방법에서는 확산공정을 이용한 격리층 및 베이스, 에미터, 콜렉터 형성방법이 주종을 이루었다.
이러한 종애의 제조방법은 제 1 도에 도시하였다.
이하 첨부한 도면을 참조하여 종래의 기술을 설명하면 다음과 같다.
제1도의 (a)와 같이 P형의 반도체기판 위에 제1산화막(12-1)을 형성한다.
제1도의 (b)와 같이 메몰층을 형성할 영역의 제1산화막을 사진식각공정을 실시하여 제거한 후, 이온주입 및 확산공정을 통해 메몰층(13)을 형성한다.
다음 제1산화막(12-1)을 모두 제거한 뒤, 제1도의 (c)와 같이 메몰층을 형성한 기판의 전면에 활성영역을 만들 에피층(14)을 성장시키고, 그 위에 제2산화막(12-2)을 성장시킨다.
제1도의 (d)와 같이 여기에 격리층을 형성할 부위에 이온주입 및 확산하여 격리층(15)을 만든다. 이와 같은 격리층의 형성에 의하여 활성영역이 확보되며, 이 영역은 바이폴라 트랜지스터 제조 후에 콜렉터로서 동작하게 된다.
다음 제1도의 (e)와 같이 활성영역 일부의 제2산화막을 사진 식각공정으로 제거하고, 산화막을 마스크로하여 이온주입 및 확산공정을 거쳐 베이스영역(17)을 형성한다.
제1도의 (f)와 같이 에미터 사진식각과 이온주입 및 확산공정을 거쳐 에미터영역(18)와 콜렉터접촉창이 될 불순물영역(16-1)을 동시에 형성시킨다.
이때 에미터영역(18)은 베이스영역(17)위에 형성하며 콜렉터영역(16)은 활성영역 위에 형성한다.
제1도의 (g)와 같이 접촉창의 형성을 위한 사진식각을 거쳐 콜렉터접촉창(16-1), 베이스접촉창(19B), 에미터접촉창(19E)를 형성하여 최종 바이폴라 졍션 트랜지스터(Bipolar Junction Ttansistor) 구조를 완성한다.
그러나 종래의 바이폴라 트랜지스터 제조방법은 대부분의 소자의 활성영역 형성방법으로 사진식각공정과 확산공정을 이용하여 왔다.
이러한 식각공정을 위하여는 식각을 위한 최소한의 공간영역을 확보하여야 하므로 집적도가 떨어지며, 또한 확산공정을 이용하므로 하부에 형성되는 졍션 뿐만 아니라 기본적으로 발생되는 측면확산으로 인해 소자의 집적도에 한계가 있었다.
이러한 이유로 MOS소자와의 복합사용에 있어서 많은 문제점을 가지고 있다.
본 발명은 종래의 문제점을 해결하여 집적도를 개선하며 그 결과 MOS소자와의 혼용에 효과적인 바이폴라 트랜지스터의 제조방법을 제공하는 것이 목적이다.
본 발명은 바이폴라 트랜지스터의 제조방법에 있어서, 가) 반도체기판의 소정의 부위를 선택적산화공정으로 형성한 필드산화막으로 활성영역을 정의하는 단계와, 나) 바이폴라 트랜지스터를 형성할 활성영역을 제외한 부분을 제1폴리실리콘 필림으로 마스킹하고 이온주입 한 뒤, 확산하여 콜렉터영역을 형성하는 단계와, 다) 제2질화막으로 에미터영역이 될 부분을 마스킹하고, 산화공정을 실시하여 콜렉터영역 상에 국부적으로 베이스산화막을 성장시킨 후, 제2질화막을 제거하는 단계와, 라) 포토레지스트를 사용하여 베이스영역을 오픈하는 패턴을 만들고 이온을 주입하여 베이스영역을 형성하고, 포토레지스트 패턴을 제거하여, 콜렉터-베이스졍션을 형성하는 단계와, 마) 포토레지스트로 에미터영역을 정의하고, 에미터영역 형성부위에만 이온주입하고 어닐링하여 에미터-베이스졍션과 에미터 영역을 형성하는 단계로 구성한다.
본 발명은 개별소자의 형성을 사진 및 이온주입방법을 사용하는 방법이다.
제2도의 본 발명의 기술의 주요 공정도를 도시한 것이다.
도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
제2도의 (a)와 같이 P 형의 반도체기판(21) 위에 LOCOS공정을 위한 패드산화막으로서 제1산화막(22-1)을 얇게 형성하고, 그 위에 제1질화막(23-1)을 증착한다.
다음 공정은 콜렉터졍션 영역을 정의하기 위하여 격리층을 형성하는 단계이다.
즉, 제2도의 (b)와 같이 격리층을 형성할 부위의 제1질화막을 사진식각공정을 통하여 제거하고, 선택적산화공정(Local Oxidation Of Silicon, 이하 LOCOS라 한다.)을 실시하여 필드산화막을 형성함으로서 격리층(22-3)을 만든다.
제1질화막을 제거한 후, 콜렉터영역을 형성할 부위의 기판 상에 게이트산화막으로 제 2 산화막(22-2)을 성장시킨다.
이와 같이 MOS소자의 제조공정인 LOCOS공정을 이용하여 형성한 필드산화막으로서 소자의 격리층을 형성하므로 집적도를 향상할 수 있다. 특히 MOS소자와 혼용한 제품의 제조시에 유리하다.
지판의 전면에 제 2 도의 (c)와 같이 제 1 폴리실리콘(24-1) 필림을 증착한다.
그리고 제2도의 (d)와 같이 사진식각공정으로 콜렉터영역 형성부위의 제1폴리실리콘(24-1)을 제거하고, 제1폴리실리콘을 마스크로 하려 인(P) 이온을 이온주입한 뒤, 확산공정을 실시하여 콜레터영역(25C)을 형성한다.
이어서 전면에 제2도의 (e)와 같이 제 2 질화막(23-2)을 증착한다.
다음 제2도의 (f)와 같이 사진공정으로 에미터영역을 정의한 후, 콜렉터영역의 에미터영역을 형성할 부위의 제2질화막만이 잔류하도록 식각하여 선택적으로 마스킹한다. 이러한 선택적마스크를 이용한 베이스산화공정을 실시하여 제2질화막이 제거된 부위에만 국부적으로 베이스산화막(22-4)을 성장시킨다.
제2도의(g)와 같이 제2질화막을 모두 벗겨낸 후, 포토레지스트를 도포하고 사진공정으로 노광 및 현상하여 베이스영역의 포토레지스트를 제거하여 이온주입을 위한 포토레지스트패턴을 만든다.
이어서 포토레지스트패턴을 사용하여 보론(B) 이온을 베이스이온으로 주입하여 베이스영역을 형성하여 콜렉터-베이스졍션을 형성한다.
제2도의 (h)와 같이 포토레지스트를 제거한 후, 제2폴리실리콘 필림을 증착한다.
제2도의 (i)와 같이 포토레지스트의 도포 및 사진공정으로 에미터영역형성을 위한 포토레지스트패턴을 형성하고, 이 패턴을 사용하여 제2폴리실리콘 내에 As이온을 이온주입한 후, 어닐링하여 도핑된 제2폴리실리콘의 이온이 하층의 베이스영역으로 확산하게 하여서 베이스영역 위에 에미터영역(25E)을 형성한다.
따라서 측면확산을 방지하면서 집적도을 개선하는 에미터영역이 만들어진다.
포토레지스트를 제거하고, 제2도의 (j)와 같이 사진공정으로 소자영역에서 에미터영역 상의 제2폴리실리콘만이 잔류하도록 식각한다.
제2도의 (k)와 같이 콜렉터 영역의 접촉창의 형성을 위한 콘택마스크를 형성하고, 이 콘택마스크를 이용하여 사진이온주입을 통해 콜렉터영역의 접촉창(27C)을 형성한다.
제2도의 (l)와 같이 콜렉터영역의 접촉창을 형성한 동일한 방법으로 콘택마스크를 이용한 사진 및 이온주입을 통해 베이스영역의 접촉창(27B)을 형성하여 최종적인 본 발명의 바이폴라 트랜지스터의 구조를 완성한다.
본 발명의 방법을 사용함으로서 다음과 같은 효과가 있다.
본 발명은 바이폴라 졍션 트랜지스터를 사진공정과 이온주입공정을 주로 사용하여 형성하므로 소자의 집적도를 상당히 개선시킬 수 있으며, 특히 에미터영역의 형성시 발생하는 측면확산을 방지할 수 있는 공정이므로 바이폴라 트랜지스터의 디자인룰을 획기적으로 줄일 수 있는 효과가 있다.
또한 바이폴라 트랜지스터를 현재 사용하는 MOS소자 형성기술을 이용하여 형성하므로 MOS와 혼용적용할 수 있을 뿐아니라 바이폴라 - CMOS 소자형성시 바이폴라 트랜지스터 부분의 디자인룰을 MOS소자의 디자인룰 수준까지 줄일 수 있는 장점이 있다.
Claims (2)
- 바이폴라 트랜지스터의 제조방법에 있어서, 가) 반도체기판의 소정의 부위를 선택적산화공정으로 형성한 필드산화막으로 활성영역을 정의하는 단계와, 나) 바이폴라 트랜지스터를 형성할 활성영역을 제외한 부분을 제1폴리실리콘 필림으로 마스킹하고 이온주입 한 뒤, 확산하여 콜렉터영역을 형성하는 단계와, 다) 제2질화막으로 에미터영역이 된 부분을 마스킹하고, 산화공정을 실시하여 콜렉터영역 상에 국부적으로 베이스산화막을 성장시킨후, 제2질화막을 제거하는 단계와, 라) 포토레지스트를 사용하여 베이스영역을 오픈하는 패턴을 만들고 이온을 주입하여 베이스영역을 형성하고, 포토레지스트 패턴을 제거하여, 콜렉터-베이스졍션을 형성하는 단계와, 마) 포토레지스트로 에미터영역을 정의하고, 에미터영역 형성 부위에만 이온주입하고 어닐링하여 에미터-베이스졍션과 에미터 영역을 형성하는 단계를 포함하는 것이 특징인 바이폴라 트랜지스터 제조방법.
- 제1항에 있어서, 상기 (마)단계에서 제 2 폴리실리콘 막을 형성하고 포토레지스트로 에미터영역을 정의한 후 에미터영역 형성 부위의 제 2 폴리실리콘에만 이온주입하고 어닐링하여 에미터-베이스졍션과 에미터 영역을 형성하는 것이 특징인 바이폴라 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017032A KR0135044B1 (ko) | 1994-07-15 | 1994-07-15 | 바이폴라 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017032A KR0135044B1 (ko) | 1994-07-15 | 1994-07-15 | 바이폴라 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960005881A KR960005881A (ko) | 1996-02-23 |
| KR0135044B1 true KR0135044B1 (ko) | 1998-04-20 |
Family
ID=19388033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017032A KR0135044B1 (ko) | 1994-07-15 | 1994-07-15 | 바이폴라 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135044B1 (ko) |
-
1994
- 1994-07-15 KR KR1019940017032A patent/KR0135044B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005881A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US5556796A (en) | Self-alignment technique for forming junction isolation and wells | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| EP0221742A2 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| KR0135044B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| EP0605946B1 (en) | Transistor process for removing narrow base effects | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| KR100388212B1 (ko) | 바이폴라접합트랜지스터의제조방법 | |
| KR930011464B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR19980069894A (ko) | 머어지 단일 폴리실리콘 바이폴라 ｎｐｎ 트랜지스터구조물 및 제조 방법 | |
| JPH0897231A (ja) | 半導体装置の製造方法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH0371770B2 (ko) | ||
| JPH0579186B2 (ko) | ||
| GB2129214A (en) | Bipolar transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |