JPH061815B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH061815B2 JPH061815B2 JP62240005A JP24000587A JPH061815B2 JP H061815 B2 JPH061815 B2 JP H061815B2 JP 62240005 A JP62240005 A JP 62240005A JP 24000587 A JP24000587 A JP 24000587A JP H061815 B2 JPH061815 B2 JP H061815B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- type
- base
- oxide film
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にI2Lを有
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
従来、この種の半導体装置の製造方法は、I2Lのベース
の濃度をできるだけ低く、かつ、深く形成する為、イオ
ン注入法により、たとえばホウ素を１００kevの高エネ
ルギー(E)、ドーズ量(Φ)４×１０12cm2の条件でシリコ
ン基板に打ち込んでいる。
の濃度をできるだけ低く、かつ、深く形成する為、イオ
ン注入法により、たとえばホウ素を１００kevの高エネ
ルギー(E)、ドーズ量(Φ)４×１０12cm2の条件でシリコ
ン基板に打ち込んでいる。
上述した従来の半導体装置のI2Lのベースを、イオン注
入法により高エネルギーで打ち込んで形成する方法では
不純物濃度の高い部分がシリコン内に深く入り込むた
め、ベースの表面部の濃度が低くなってしまい、I2Lの
耐圧が横方向で決まることになるため、I2Lを小さくで
きないという欠点がある。
入法により高エネルギーで打ち込んで形成する方法では
不純物濃度の高い部分がシリコン内に深く入り込むた
め、ベースの表面部の濃度が低くなってしまい、I2Lの
耐圧が横方向で決まることになるため、I2Lを小さくで
きないという欠点がある。
本発明の半導体装置の製造方法は、Ｐ型半導体基板上に
形成されたＮ型エピタキシャル層表面に酸化膜を形成す
る工程と、前記酸化膜を通して前記エピタキシャル層の
所定部分にＰ型不純物をイオン注入しＩ２Ｌのベースを
構成する第１のＰ型不純物領域を形成する工程と、全面
に窒化膜を形成したのちパターニングし前記第１のＰ型
不純物領域上のみに窒化膜を残す工程と、ホトレジスト
をマスクとし前記酸化膜を通してＰ型不純物をイオン注
入し前記エピタキシャル層に第２のＰ型不純物領域を形
成すると同時に前記窒化膜及び酸化膜を通して前記第１
のＰ型不純物領域にＰ型不純物をイオン注入する工程と
を含んで構成される。
形成されたＮ型エピタキシャル層表面に酸化膜を形成す
る工程と、前記酸化膜を通して前記エピタキシャル層の
所定部分にＰ型不純物をイオン注入しＩ２Ｌのベースを
構成する第１のＰ型不純物領域を形成する工程と、全面
に窒化膜を形成したのちパターニングし前記第１のＰ型
不純物領域上のみに窒化膜を残す工程と、ホトレジスト
をマスクとし前記酸化膜を通してＰ型不純物をイオン注
入し前記エピタキシャル層に第２のＰ型不純物領域を形
成すると同時に前記窒化膜及び酸化膜を通して前記第１
のＰ型不純物領域にＰ型不純物をイオン注入する工程と
を含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図(a)〜(f)は本発明の第１の実施例を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
まず第１図(a)に示すように、Ｐ型シリコン基板１に酸
化膜をマスクにＮ型不純物たとえばヒ素を拡散しＮ＋型
不純物層２を形成した後、酸化膜を取り除き、全面にＮ
型エピタキシャル層３を約２．５μｍの厚さに成長す
る。次いで全面に酸化膜を成長させパターニングしてマ
スクを形成する。この後、この酸化膜のマスクを用いＰ
型不純物を導入しＰ型絶縁分離層４を形成した後、酸化
膜マスクを全面除去してから、全面に薄い酸化膜５をお
よそ７００Åの厚さに形成する。
化膜をマスクにＮ型不純物たとえばヒ素を拡散しＮ＋型
不純物層２を形成した後、酸化膜を取り除き、全面にＮ
型エピタキシャル層３を約２．５μｍの厚さに成長す
る。次いで全面に酸化膜を成長させパターニングしてマ
スクを形成する。この後、この酸化膜のマスクを用いＰ
型不純物を導入しＰ型絶縁分離層４を形成した後、酸化
膜マスクを全面除去してから、全面に薄い酸化膜５をお
よそ７００Åの厚さに形成する。
次に第１図(b)に示すように、フォトレジストをマスク
を、Ｐ型不純物、たとえばホウ素をエネルギーＥ＝１０
０kev、ドーズ量Φ＝５×1012cm-2の条件でイオン注入
した後、フォトレジストを除去し窒素雰囲気で押し込ん
で、I2Lのベースである、第１のＰ型不純物領域６を形
成する。
を、Ｐ型不純物、たとえばホウ素をエネルギーＥ＝１０
０kev、ドーズ量Φ＝５×1012cm-2の条件でイオン注入
した後、フォトレジストを除去し窒素雰囲気で押し込ん
で、I2Lのベースである、第１のＰ型不純物領域６を形
成する。
次に第１図(c)に示すように、窒化膜７を約1500Åの厚
さに成長した後、フォトレジストをマスクに窒化膜７を
ドライエッチングした後、フォトレジストを除去し、こ
の窒化膜７をマスクとしたスチーム雰囲気で熱処理し、
厚い分離酸化膜８を形成する。この後、再びフォトレジ
ストをマスクに窒化膜７をドライエッチングした後、フ
ォトレジストを除去し、この窒化膜７をマスクにＮ型不
純物、たとえばリンを拡散・押込みを行ないＮ＋型不純
物層９を形成する。
さに成長した後、フォトレジストをマスクに窒化膜７を
ドライエッチングした後、フォトレジストを除去し、こ
の窒化膜７をマスクとしたスチーム雰囲気で熱処理し、
厚い分離酸化膜８を形成する。この後、再びフォトレジ
ストをマスクに窒化膜７をドライエッチングした後、フ
ォトレジストを除去し、この窒化膜７をマスクにＮ型不
純物、たとえばリンを拡散・押込みを行ないＮ＋型不純
物層９を形成する。
次に第１図(d)に示すように、フォトレジストをマスク
に窒化膜７をドライエッチングして、第１のＰ型不純物
領域６上のみに窒化膜７を残して他は取り除く。
に窒化膜７をドライエッチングして、第１のＰ型不純物
領域６上のみに窒化膜７を残して他は取り除く。
次に第１図(e)に示すように、フォトレジスト10を全面
に塗布した後、フォトリソグラフィでI2Lベースの第１
のＰ型不純物領域６とＮＰＮトランジスタのベース形成
部分やI2Lのインジェクター形成部分等のフォトレジス
トを取り除いた後、このフォトレジスト１０をマスクに
エネルギーＥ＝３５kev，ドーズ量Φ＝２×1014cm-2の
条件でホウ素をイオン注入する。この時I2Lベースであ
る第１のＰ型不純物領域６には、窒化膜７と酸化膜５を
通してＰ型不純物であるホウ素が打ち込まれＰ型不純物
層１１が形成されるが、この層はＮＰＮトランジスタの
ベースとなる第２のＰ型不純物領域１２Ａやインジェク
タを形成するＰ型不純物領域１２Ｂより浅く、かつ低い
濃度で形成される。しかし第３図に示すように、第１の
Ｐ型不純物領域６の表面に形成されるＰ型不純物層１１
の不純物濃度はＰ型不純物領域６のものより高く形成で
きる。
に塗布した後、フォトリソグラフィでI2Lベースの第１
のＰ型不純物領域６とＮＰＮトランジスタのベース形成
部分やI2Lのインジェクター形成部分等のフォトレジス
トを取り除いた後、このフォトレジスト１０をマスクに
エネルギーＥ＝３５kev，ドーズ量Φ＝２×1014cm-2の
条件でホウ素をイオン注入する。この時I2Lベースであ
る第１のＰ型不純物領域６には、窒化膜７と酸化膜５を
通してＰ型不純物であるホウ素が打ち込まれＰ型不純物
層１１が形成されるが、この層はＮＰＮトランジスタの
ベースとなる第２のＰ型不純物領域１２Ａやインジェク
タを形成するＰ型不純物領域１２Ｂより浅く、かつ低い
濃度で形成される。しかし第３図に示すように、第１の
Ｐ型不純物領域６の表面に形成されるＰ型不純物層１１
の不純物濃度はＰ型不純物領域６のものより高く形成で
きる。
次に第１図(f)に示すように、フォトレジストを取り除
き、アニールを行なつた後、窒化膜７を取り除いた後、
再び窒化膜１３を形成する。次いでフォトレジストをマ
スクにこの窒化膜１３と酸化膜５をエッチングした後、
フォトレジストを除去し、多結晶シリコン膜１４を成長
させる。続いて全面にＮ型不純物、たとえばヒ素をイオ
ン注入し、アニールを行なった後、フォトレジストをマ
スクに多結晶シリコン膜１４をエッチングして、ＮＰＮ
トランジスタのエミッタ１６ＡとI2Lのコレクタ１６Ｂ
を形成する。この後、ＮＰＮトランジスタのベース等の
第２のＰ型不純物領域の電極形成部分の窒化膜１３と酸
化膜５を取り除いた後、電極形成用の金属、たとえばＡ
ｌを蒸着した後、所望の部分をエッチングしてＡｌ電極
１５と配線を形成しI2Lを有する半導体装置を完成させ
る。
き、アニールを行なつた後、窒化膜７を取り除いた後、
再び窒化膜１３を形成する。次いでフォトレジストをマ
スクにこの窒化膜１３と酸化膜５をエッチングした後、
フォトレジストを除去し、多結晶シリコン膜１４を成長
させる。続いて全面にＮ型不純物、たとえばヒ素をイオ
ン注入し、アニールを行なった後、フォトレジストをマ
スクに多結晶シリコン膜１４をエッチングして、ＮＰＮ
トランジスタのエミッタ１６ＡとI2Lのコレクタ１６Ｂ
を形成する。この後、ＮＰＮトランジスタのベース等の
第２のＰ型不純物領域の電極形成部分の窒化膜１３と酸
化膜５を取り除いた後、電極形成用の金属、たとえばＡ
ｌを蒸着した後、所望の部分をエッチングしてＡｌ電極
１５と配線を形成しI2Lを有する半導体装置を完成させ
る。
このように第１の実施例において、I2Lベースである第
１のＰ型不純物領域６を従来通り形成した後、I2Lベー
ス上のみに窒化膜７を残した後、ＮＰＮトランジスタの
ベース形成のイオン注入と同時にI2Lベース部に窒化膜
７を通してホウ素をイオン注入するため、I2Lベースの
表面濃度を上げることができ、なおかつ窒化膜７を通し
てイオン注入するため、不純物の濃度の高い部分がI2L
ベースに入らないことにより、I2Lのコレクタとベース
の接合容量はそれほど大きくならない。従ってI2Lの特
性を低下させることなくI2Lの耐圧を上げることができ
る。
１のＰ型不純物領域６を従来通り形成した後、I2Lベー
ス上のみに窒化膜７を残した後、ＮＰＮトランジスタの
ベース形成のイオン注入と同時にI2Lベース部に窒化膜
７を通してホウ素をイオン注入するため、I2Lベースの
表面濃度を上げることができ、なおかつ窒化膜７を通し
てイオン注入するため、不純物の濃度の高い部分がI2L
ベースに入らないことにより、I2Lのコレクタとベース
の接合容量はそれほど大きくならない。従ってI2Lの特
性を低下させることなくI2Lの耐圧を上げることができ
る。
第２図は、本発明の第２の実施例を説明するための半導
体チップ断面図である。
体チップ断面図である。
第１の実施例と同様に第１図の(a)〜(d)まで処理を行な
った後、I2Lベース部のＰ型不純物のイオン注入量を高
くしたい場合に、ＮＰＮトランジスタのグラフトベース
を形成する第２のＰ型不純物層１２Ｃを形成すると同時
にI2Lベースである第１のＰ型不純物領域６へＰ型不純
物、たとえばホウ素をイオン注入し、Ｐ型不純物層１１
Ａを形成する。この後、ＮＰＮトランジスタのベースの
みをＰ型不純物のイオン注入により形成したのち第１図
の(f)と同様に処理し半導体装置を完成させる。
った後、I2Lベース部のＰ型不純物のイオン注入量を高
くしたい場合に、ＮＰＮトランジスタのグラフトベース
を形成する第２のＰ型不純物層１２Ｃを形成すると同時
にI2Lベースである第１のＰ型不純物領域６へＰ型不純
物、たとえばホウ素をイオン注入し、Ｐ型不純物層１１
Ａを形成する。この後、ＮＰＮトランジスタのベースの
みをＰ型不純物のイオン注入により形成したのち第１図
の(f)と同様に処理し半導体装置を完成させる。
この第２の実施例においても第１の実施例の場合と同様
の効果がある。
の効果がある。
以上説明したように本発明は、半導体装置のI2Lのベー
ス形成部のみに窒化膜を残すことにより、ＮＰＮトラン
ジスタのベース形成と同時に不純物をイオン注入し、I2
Lベース形成部表面にのみ不純物濃度の高い層を形成で
きるため、I2Lの特性を低下させることなく、耐圧を上
げることができる効果がある。
ス形成部のみに窒化膜を残すことにより、ＮＰＮトラン
ジスタのベース形成と同時に不純物をイオン注入し、I2
Lベース形成部表面にのみ不純物濃度の高い層を形成で
きるため、I2Lの特性を低下させることなく、耐圧を上
げることができる効果がある。
第１図(a)〜(f)及び第２図は本発明の第１及び第２の実
施例を説明するための半導体チップの断面図、第３図は
第１の実施例におけるI2Lベースの深さ方向の不純物の
プロファイルである。 １……Ｐ型シリコン基板、２……Ｎ＋型不純物層、３…
…Ｎ型エピタキシャル層、４……Ｐ＋型絶縁分離層、５
……薄い酸化膜、６……第１のＰ型不純物領域、７……
窒化膜、８……分離酸化膜、９……Ｎ＋型不純物層、１
０，１０Ａ……フォトレジスト膜、１１，１１Ａ……Ｐ
型不純物層、１２Ａ，１２Ｂ，１２Ｃ……第２のＰ型不
純物領域、１３……窒化膜、１４……多結晶シリコン
膜、１５……Ａｌ電極、１６Ａ，１６Ｂ……Ｎ＋型不純
物層。
施例を説明するための半導体チップの断面図、第３図は
第１の実施例におけるI2Lベースの深さ方向の不純物の
プロファイルである。 １……Ｐ型シリコン基板、２……Ｎ＋型不純物層、３…
…Ｎ型エピタキシャル層、４……Ｐ＋型絶縁分離層、５
……薄い酸化膜、６……第１のＰ型不純物領域、７……
窒化膜、８……分離酸化膜、９……Ｎ＋型不純物層、１
０，１０Ａ……フォトレジスト膜、１１，１１Ａ……Ｐ
型不純物層、１２Ａ，１２Ｂ，１２Ｃ……第２のＰ型不
純物領域、１３……窒化膜、１４……多結晶シリコン
膜、１５……Ａｌ電極、１６Ａ，１６Ｂ……Ｎ＋型不純
物層。
Claims (1)
- 【請求項１】Ｐ型半導体基板上に形成されたＮ型エピタ
キシャル層表面に酸化膜を形成する工程と、前記酸化膜
を通して前記エピタキシャル層の所定部分にＰ型不純物
をイオン注入しＩ２Ｌのベースを構成する第１のＰ型不
純物領域を形成する工程と、全面に窒化膜を形成したの
ちパターニングし前記第１のＰ型不純物領域上のみに窒
化膜を残す工程と、ホトレジストをマスクとし前記酸化
膜を通してＰ型不純物をイオン注入し前記エピタキシャ
ル層に第２のＰ型不純物領域を形成すると同時に前記窒
化膜及び酸化膜を通して前記第１のＰ型不純物領域にＰ
型不純物をイオン注入する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62240005A JPH061815B2 (ja) | 1987-09-24 | 1987-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62240005A JPH061815B2 (ja) | 1987-09-24 | 1987-09-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481354A JPS6481354A (en) | 1989-03-27 |
| JPH061815B2 true JPH061815B2 (ja) | 1994-01-05 |
Family
ID=17053046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62240005A Expired - Lifetime JPH061815B2 (ja) | 1987-09-24 | 1987-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061815B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217317A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
-
1987
- 1987-09-24 JP JP62240005A patent/JPH061815B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481354A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US4978630A (en) | Fabrication method of bipolar transistor | |
| US4969026A (en) | Mesa bipolar transistor with edge contacts | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JP2672199B2 (ja) | 半導体装置の製造方法 | |
| EP0605946B1 (en) | Transistor process for removing narrow base effects | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH0645341A (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| KR0135044B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH0727916B2 (ja) | 半導体デバイス製造方法 | |
| JPS60251664A (ja) | 半導体装置の製造方法 | |
| JPH0548937B2 (ja) | ||
| JPH06318601A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH04263435A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0485936A (ja) | 半導体装置の製造方法 | |
| JPH05347312A (ja) | 半導体装置の製造方法 |