JP2672199B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2672199B2 JP2672199B2 JP3116157A JP11615791A JP2672199B2 JP 2672199 B2 JP2672199 B2 JP 2672199B2 JP 3116157 A JP3116157 A JP 3116157A JP 11615791 A JP11615791 A JP 11615791A JP 2672199 B2 JP2672199 B2 JP 2672199B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- oxide film
- emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 4
- -1 boron ions Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【0001】
【産業上の利用分野】本発明は、高速度応答型のバイポ
ーラトランジスタ並びにその集積回路等の半導体装置の
製造方法に関する。
ーラトランジスタ並びにその集積回路等の半導体装置の
製造方法に関する。
【0002】
【従来の技術】図6〜図8は従来例でNPNトランジス
タの製造方法を経時的に示す模式断面図である。これら
各図に従ってその製造方法を説明する。まず、図6のよ
うにP型半導体基板21に酸化膜(図示せず)を形成
し、その窓開けを行い選択的にN型不純物を拡散するこ
とによってN+埋め込み層22を形成し、その後酸化膜
を除去した後、N+埋め込み層22に隣接しかつP型基
板21全面にエピタキシャル層23を形成する。次に酸
化膜24をN型エピタキシャル層23上に再成長させそ
の酸化膜24の所定部分を窓開けした後、P型不純物を
拡散することによってP+分離拡散層25を形成し、次
にN型エピタキシャル層23表面からN+埋め込み層2
2に達するようにN+拡散を行うことによりコレクタ領
域26を形成する。次に図7のようにベース領域のパタ
ーニングを行い、酸化膜24をエッチングしその開口部
にホウ素イオン注入を行いベース領域27を形成する。
次に図8のようにベース領域上開口部に酸化膜24を再
成長させた後エミッタとなる領域の酸化膜窓開けを行
う。その開口部にヒ素イオン注入を行いエミッタ領域2
8を形成する。その後酸化膜を全面に成長させ周知の方
法によりそれぞれの電極を設けバイポーラトランジスタ
作成が完了する。
タの製造方法を経時的に示す模式断面図である。これら
各図に従ってその製造方法を説明する。まず、図6のよ
うにP型半導体基板21に酸化膜(図示せず)を形成
し、その窓開けを行い選択的にN型不純物を拡散するこ
とによってN+埋め込み層22を形成し、その後酸化膜
を除去した後、N+埋め込み層22に隣接しかつP型基
板21全面にエピタキシャル層23を形成する。次に酸
化膜24をN型エピタキシャル層23上に再成長させそ
の酸化膜24の所定部分を窓開けした後、P型不純物を
拡散することによってP+分離拡散層25を形成し、次
にN型エピタキシャル層23表面からN+埋め込み層2
2に達するようにN+拡散を行うことによりコレクタ領
域26を形成する。次に図7のようにベース領域のパタ
ーニングを行い、酸化膜24をエッチングしその開口部
にホウ素イオン注入を行いベース領域27を形成する。
次に図8のようにベース領域上開口部に酸化膜24を再
成長させた後エミッタとなる領域の酸化膜窓開けを行
う。その開口部にヒ素イオン注入を行いエミッタ領域2
8を形成する。その後酸化膜を全面に成長させ周知の方
法によりそれぞれの電極を設けバイポーラトランジスタ
作成が完了する。
【0003】
【発明が解決しようとする課題】しかし、トランジスタ
特性を向上させるためには、エミッタイオン濃度に対し
てベースイオン濃度を低くする必要があるが、従来方法
ではベースイオン濃度を低くするとベース抵抗が大きく
なり高速化の妨げとなってきた。本発明はこのような従
来の問題点を鑑みてなされたものであり、先ずベース形
成のために高濃度のイオン注入を行った後エミッタ領域
下のベース領域にフッ素イオン注入を行い、その領域に
ついてのみイオン濃度を下げることにより、エミッタイ
オン濃度に対してベースイオン濃度を低くする必要を満
たし、かつベース抵抗の増大を防ぎ高速化が可能となる
ような半導体装置の製造方法を提供することを目的とす
る。
特性を向上させるためには、エミッタイオン濃度に対し
てベースイオン濃度を低くする必要があるが、従来方法
ではベースイオン濃度を低くするとベース抵抗が大きく
なり高速化の妨げとなってきた。本発明はこのような従
来の問題点を鑑みてなされたものであり、先ずベース形
成のために高濃度のイオン注入を行った後エミッタ領域
下のベース領域にフッ素イオン注入を行い、その領域に
ついてのみイオン濃度を下げることにより、エミッタイ
オン濃度に対してベースイオン濃度を低くする必要を満
たし、かつベース抵抗の増大を防ぎ高速化が可能となる
ような半導体装置の製造方法を提供することを目的とす
る。
【0004】
【課題を解決するための手段】この発明は、エミッタ領
域、コレクタ領域、ベース領域を縦型に形成する半導体
装置の製造方法において、半導体基板上に薄膜形成を行
い、ベース領域形成のためにホウ素イオン注入を行った
後、エミッタ領域上の薄膜の窓開けを行い、フッ素イオ
ン注入を行い、次に酸化性雰囲気アニールを行ってベー
ス領域を形成することを特徴とした半導体装置の製造方
法である。
域、コレクタ領域、ベース領域を縦型に形成する半導体
装置の製造方法において、半導体基板上に薄膜形成を行
い、ベース領域形成のためにホウ素イオン注入を行った
後、エミッタ領域上の薄膜の窓開けを行い、フッ素イオ
ン注入を行い、次に酸化性雰囲気アニールを行ってベー
ス領域を形成することを特徴とした半導体装置の製造方
法である。
【0005】
【作用】本発明においては、ベース領域に窓を有する酸
化膜を用いて、ベース領域形成のためにホウ素イオン注
入を行った後、ベース領域の窓を含む全面にさらに酸化
膜を形成し、エミッタ領域上の酸化膜に窓開けを行い、
その後に、フッ素イオン注入、続いて酸化性アニールを
行うが、フッ素イオン注入により、半導体基板中のシリ
コンのアモルファス化がおこるため、このアモルファス
化された半導体基板中に存在するホウ素イオンが、酸化
性アニールによって形成されかつ、その上に存在する酸
化膜中に再分布しやすくなる。その結果フッ素イオンが
注入された領域についてホウ素イオン濃度の低下が起こ
る。ベース領域中のエミッタ領域下部についてのみ、そ
のベースイオン濃度が低い領域とすることによりトラン
ジスタ特性の向上を実現し、かつベースコンタクト抵抗
の増大を防ぐ。
化膜を用いて、ベース領域形成のためにホウ素イオン注
入を行った後、ベース領域の窓を含む全面にさらに酸化
膜を形成し、エミッタ領域上の酸化膜に窓開けを行い、
その後に、フッ素イオン注入、続いて酸化性アニールを
行うが、フッ素イオン注入により、半導体基板中のシリ
コンのアモルファス化がおこるため、このアモルファス
化された半導体基板中に存在するホウ素イオンが、酸化
性アニールによって形成されかつ、その上に存在する酸
化膜中に再分布しやすくなる。その結果フッ素イオンが
注入された領域についてホウ素イオン濃度の低下が起こ
る。ベース領域中のエミッタ領域下部についてのみ、そ
のベースイオン濃度が低い領域とすることによりトラン
ジスタ特性の向上を実現し、かつベースコンタクト抵抗
の増大を防ぐ。
【0006】
【実施例】図1〜図5は、本発明の実施例でその製造方
法を経時的に示す図である。まず、図1に示すようにP
型Si基板1に酸化膜(図示せず)を形成し、その窓開
けを行い、選択的にN型不純物を拡散することによって
N+ 埋め込み層2を形成し、その後酸化膜を除去し、N
+ 埋め込み層2に隣接し、かつP+ 型基板全面にエピタ
キシャル成長させることにより、N型エピタキシャル層
3を形成する。次に、酸化膜4を1000Å再成長さ
せ、その酸化膜4を窓開けした後、P型不純物を拡散す
ることによってP+ 分離拡散層5を形成し、N型エピタ
キシャル層3表面からN+ 埋め込み層2に達するように
N+ 拡散を行うことにより、コレクタ領域6を形成す
る。次に図2のようにベース領域のパターニングを行い
酸化膜4をエッチングし、その開口部にホウ素イオンを
エネルギー10keV、ドーズ量1.0×1015ion
s/cm2 程度注入することによってベース領域7を形
成する。 その後図3のようにベース領域開口部に酸化膜
4を再成長させた後、エミッタ領域のパターニングを行
い、酸化膜4をエッチングして開口を形成する。そし
て、この開口部にフッ素イオンをエネルギー10ke
V、ドーズ量2.0×10 15 ions/cm 2 程度注入
し、さらに酸化性アニールを行うことにより低濃度ベー
ス領域8を形成する。その後酸化膜4のエッチングを行
い、エミッタ領域を再び開口させる。次に図4のように
開口したエミッタ部分にヒ素ドープポリシリコン9を形
成し、パターニングをした後、アニールを行うことによ
りポリシリコン9からヒ素を拡散させ、エミッタ領域1
0を形成する。次に図5のように全面にBPSG等の保
護膜11を形成し、所定のパターンによってコンタクト
ホールを開口し、それぞれコレクタ電極12、エミッタ
電極12、ベース電極14を設けることにより、トラン
ジスタの形成が完了する。
法を経時的に示す図である。まず、図1に示すようにP
型Si基板1に酸化膜(図示せず)を形成し、その窓開
けを行い、選択的にN型不純物を拡散することによって
N+ 埋め込み層2を形成し、その後酸化膜を除去し、N
+ 埋め込み層2に隣接し、かつP+ 型基板全面にエピタ
キシャル成長させることにより、N型エピタキシャル層
3を形成する。次に、酸化膜4を1000Å再成長さ
せ、その酸化膜4を窓開けした後、P型不純物を拡散す
ることによってP+ 分離拡散層5を形成し、N型エピタ
キシャル層3表面からN+ 埋め込み層2に達するように
N+ 拡散を行うことにより、コレクタ領域6を形成す
る。次に図2のようにベース領域のパターニングを行い
酸化膜4をエッチングし、その開口部にホウ素イオンを
エネルギー10keV、ドーズ量1.0×1015ion
s/cm2 程度注入することによってベース領域7を形
成する。 その後図3のようにベース領域開口部に酸化膜
4を再成長させた後、エミッタ領域のパターニングを行
い、酸化膜4をエッチングして開口を形成する。そし
て、この開口部にフッ素イオンをエネルギー10ke
V、ドーズ量2.0×10 15 ions/cm 2 程度注入
し、さらに酸化性アニールを行うことにより低濃度ベー
ス領域8を形成する。その後酸化膜4のエッチングを行
い、エミッタ領域を再び開口させる。次に図4のように
開口したエミッタ部分にヒ素ドープポリシリコン9を形
成し、パターニングをした後、アニールを行うことによ
りポリシリコン9からヒ素を拡散させ、エミッタ領域1
0を形成する。次に図5のように全面にBPSG等の保
護膜11を形成し、所定のパターンによってコンタクト
ホールを開口し、それぞれコレクタ電極12、エミッタ
電極12、ベース電極14を設けることにより、トラン
ジスタの形成が完了する。
【0007】
【発明の効果】本発明の半導体装置の製造装置によれ
ば、エミッタ領域直下にピーク濃度の低いベース領域を
形成する工程は容易であり、これによりトランジスタ特
性の向上が実現できる。
ば、エミッタ領域直下にピーク濃度の低いベース領域を
形成する工程は容易であり、これによりトランジスタ特
性の向上が実現できる。
【図1】この発明の一実施例の製造工程の第1ステップ
を示す構成説明図である。
を示す構成説明図である。
【図2】上記実施例における製造工程の第2ステップを
示す構成説明図である。
示す構成説明図である。
【図3】上記実施例における製造工程の第3ステップを
示す構成説明図である。
示す構成説明図である。
【図4】上記実施例における製造工程の第4ステップを
示す構成説明図である。
示す構成説明図である。
【図5】上記実施例における製造工程の第5ステップを
示す構成説明図である。
示す構成説明図である。
【図6】従来例の製造工程の第1ステップを示す構成説
明図である。
明図である。
【図7】従来例の製造工程の第2ステップを示す構成説
明図である。
明図である。
【図8】従来例の製造工程の第3ステップを示す構成説
明図である。
明図である。
1 P型Si基板 2 N+埋め込み層 3 N型エピタキシャル層 4 酸化膜 5 P+分離拡散層 6 コレクタ領域 7 ベース領域 8 低濃度ベース領域 9 ヒ素ドープポリシリコン 10 エミッタ領域 11 BPSG膜 12 コレクタ電極 13 エミッタ電極 14 ベース電極
Claims (1)
- 【請求項1】 エミッタ領域、コレクタ領域、ベース領
域を縦型に形成する半導体装置の製造方法において、半
導体基板上に薄膜形成を行い、ベース領域形成のために
ホウ素イオン注入を行った後、エミッタ領域上の薄膜の
窓開けを行い、フッ素イオン注入を行い、次に酸化性雰
囲気アニールを行ってベース領域を形成することを特徴
とした半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116157A JP2672199B2 (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
US07/886,399 US5198373A (en) | 1991-05-21 | 1992-05-21 | Process for fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3116157A JP2672199B2 (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04343434A JPH04343434A (ja) | 1992-11-30 |
JP2672199B2 true JP2672199B2 (ja) | 1997-11-05 |
Family
ID=14680188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3116157A Expired - Fee Related JP2672199B2 (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5198373A (ja) |
JP (1) | JP2672199B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0609351A4 (en) * | 1991-10-23 | 1995-01-04 | Microunity Systems Eng | BOPOLAR TRANSISTOR WITH IMPROVED CURRENT GAIN AND BREAKTHROUGH CHARACTERISTICS. |
EP0608999B1 (en) * | 1993-01-29 | 1997-03-26 | National Semiconductor Corporation | Bipolar transistors and methods for fabrication thereof |
EP0710399A1 (en) * | 1993-07-12 | 1996-05-08 | National Semiconductor Corporation | Process for fabricating semiconductor devices having arsenic emitters |
JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
DE19628459A1 (de) | 1996-07-15 | 1998-01-29 | Siemens Ag | Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten |
DE10052680C2 (de) * | 2000-10-24 | 2002-10-24 | Advanced Micro Devices Inc | Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht |
US7238597B2 (en) * | 2002-09-27 | 2007-07-03 | Brontek Delta Corporation | Boron ion delivery system |
CN111785630A (zh) * | 2020-07-15 | 2020-10-16 | 上海华力集成电路制造有限公司 | Pnp双极型晶体管制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
JPS6473766A (en) * | 1987-09-16 | 1989-03-20 | Oki Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit |
JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
-
1991
- 1991-05-21 JP JP3116157A patent/JP2672199B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-21 US US07/886,399 patent/US5198373A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04343434A (ja) | 1992-11-30 |
US5198373A (en) | 1993-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
EP0236687B1 (en) | Self-aligned p contact diffusion | |
JP2672199B2 (ja) | 半導体装置の製造方法 | |
JPS624339A (ja) | 半導体装置及びその製造方法 | |
JPS6410951B2 (ja) | ||
JPH0239091B2 (ja) | ||
JP2674613B2 (ja) | 半導体装置の製造方法 | |
JPH0474463A (ja) | 半導体装置の製造方法 | |
JPH04116933A (ja) | 半導体装置の製造方法 | |
JPS6241426B2 (ja) | ||
JP3132023B2 (ja) | 半導体装置の製造方法 | |
JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
JPS63226065A (ja) | 半導体装置の製造方法 | |
JPH061815B2 (ja) | 半導体装置の製造方法 | |
JPH06333933A (ja) | 半導体装置およびその製造方法 | |
JPS641933B2 (ja) | ||
JP2000150913A (ja) | 半導体装置 | |
JPH0371770B2 (ja) | ||
JPH05144831A (ja) | 半導体装置の製造方法 | |
JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
JPH0745631A (ja) | バイポーラトランジスタの製造方法 | |
JPH07120670B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |