JPH07120670B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120670B2 JPH07120670B2 JP63289598A JP28959888A JPH07120670B2 JP H07120670 B2 JPH07120670 B2 JP H07120670B2 JP 63289598 A JP63289598 A JP 63289598A JP 28959888 A JP28959888 A JP 28959888A JP H07120670 B2 JPH07120670 B2 JP H07120670B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- opening
- oxide film
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特に自己整合的
にバイポーラトランジスタのエミッタベース領域を形成
するのに好適の半導体装置の製造方法に関する。
にバイポーラトランジスタのエミッタベース領域を形成
するのに好適の半導体装置の製造方法に関する。
［従来の技術］ 近時、バイポーラトランジスタの製造工程においては、
自己整合技術により、マスク寸法より小さいエミッタス
リットの形成が可能となっている。自己整合バイポーラ
トランジスタの従来の製造方法においては、所定の埋込
領域、エピタキシャル層及び絶縁領域を設けた半導体基
板上に、先ず、ベース不純物を含む多結晶シリコン膜及
び酸化膜を順次形成し、パターン形成されたフォトレジ
ストをマスクとするエッチングにより、前記多結晶シリ
コン膜及び酸化膜に活性領域内の半導体基板に到達する
開口を設ける。そして、半導体基板及び多結晶シリコン
膜を酸化した後、熱処理により、グラフトベース領域を
形成する。次いで、イオン注入により開口内の半導体基
板にベース領域を形成した後、多結晶シリコン膜又は酸
化膜を成長させる。その後、異方性エッチングにより開
口側面にのみ残存させて他の部分の多結晶シリコン膜又
は酸化膜を除去する。更に、半導体基板の表面が露出す
るまで、異方性又は等方性のエッチングを行う。その
後、多結晶シリコン膜を全面に成長させた後、エミッタ
不純物をこの多結晶シリコン膜にイオン注入し、熱処理
を施すことにより、前記エミッタ不純物を多結晶シリコ
ン膜から半導体基板表面に拡散させてエミッタ領域を形
成する。
自己整合技術により、マスク寸法より小さいエミッタス
リットの形成が可能となっている。自己整合バイポーラ
トランジスタの従来の製造方法においては、所定の埋込
領域、エピタキシャル層及び絶縁領域を設けた半導体基
板上に、先ず、ベース不純物を含む多結晶シリコン膜及
び酸化膜を順次形成し、パターン形成されたフォトレジ
ストをマスクとするエッチングにより、前記多結晶シリ
コン膜及び酸化膜に活性領域内の半導体基板に到達する
開口を設ける。そして、半導体基板及び多結晶シリコン
膜を酸化した後、熱処理により、グラフトベース領域を
形成する。次いで、イオン注入により開口内の半導体基
板にベース領域を形成した後、多結晶シリコン膜又は酸
化膜を成長させる。その後、異方性エッチングにより開
口側面にのみ残存させて他の部分の多結晶シリコン膜又
は酸化膜を除去する。更に、半導体基板の表面が露出す
るまで、異方性又は等方性のエッチングを行う。その
後、多結晶シリコン膜を全面に成長させた後、エミッタ
不純物をこの多結晶シリコン膜にイオン注入し、熱処理
を施すことにより、前記エミッタ不純物を多結晶シリコ
ン膜から半導体基板表面に拡散させてエミッタ領域を形
成する。
この従来方法は、開口側面に多結晶シリコン膜又は酸化
膜を形成することにより、エミッタ開口幅をマスク幅よ
り微細に形成できるため、エミッタ直下の活性ベース領
域の抵抗が低減されるという利点がある。
膜を形成することにより、エミッタ開口幅をマスク幅よ
り微細に形成できるため、エミッタ直下の活性ベース領
域の抵抗が低減されるという利点がある。
［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置の製造方法
は、上述の利点を有する一方で、エミッタ領域とグラフ
トベース領域との間の不活性ベース領域の距離が大きく
なるため、抵抗が増大するという欠点があり、ベース抵
抗の低減に十分な効果を有しているとはいえない。
は、上述の利点を有する一方で、エミッタ領域とグラフ
トベース領域との間の不活性ベース領域の距離が大きく
なるため、抵抗が増大するという欠点があり、ベース抵
抗の低減に十分な効果を有しているとはいえない。
本発明はかかる問題点に鑑みてなされたものであって、
バイポーラトランジスタの製造に適用した場合に、不活
性ベース領域を低抵抗化させてベース抵抗を有効に低減
することができる半導体装置の製造方法を提供すること
を目的とする。
バイポーラトランジスタの製造に適用した場合に、不活
性ベース領域を低抵抗化させてベース抵抗を有効に低減
することができる半導体装置の製造方法を提供すること
を目的とする。
［課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、半導体基板の一
主面を覆う第１の膜に半導体基板に到達する開口を設け
る工程と、前記開口内の前記半導体基板の表面に第１の
酸化膜を形成する工程と、前記半導体基板上に第２の膜
を形成した後これを異方性エッチングすることにより前
記開口の側面及び開口周縁部に第２の膜を残存させて他
の領域の第２の膜を除去する工程と、少なくとも前記第
２の膜に覆われていない領域の前記開口部内表面を酸化
して前記第１の酸化膜より厚い第２の酸化膜を形成する
工程と、前記第２の膜を除去した後前記第１及び第２の
酸化膜を透過させて前記半導体基板内に不純物を自己整
合的に導入する工程とを有することを特徴とする。
主面を覆う第１の膜に半導体基板に到達する開口を設け
る工程と、前記開口内の前記半導体基板の表面に第１の
酸化膜を形成する工程と、前記半導体基板上に第２の膜
を形成した後これを異方性エッチングすることにより前
記開口の側面及び開口周縁部に第２の膜を残存させて他
の領域の第２の膜を除去する工程と、少なくとも前記第
２の膜に覆われていない領域の前記開口部内表面を酸化
して前記第１の酸化膜より厚い第２の酸化膜を形成する
工程と、前記第２の膜を除去した後前記第１及び第２の
酸化膜を透過させて前記半導体基板内に不純物を自己整
合的に導入する工程とを有することを特徴とする。
［作用］ 本発明においては、第１の膜に設けられた開口内にて、
この開口の側面に形成された窒化膜等の耐酸化性を有す
る第２の膜をマスクとして、第２の膜に覆われていない
半導体基板の表面を酸化して酸化膜を形成する。そし
て、この第２の膜を除去した後、前記開口内の前記酸化
膜をマスクとして、前記第２の膜が存在していた領域に
自己整合的に不純物を導入する。これにより、この領域
が低抵抗化される。
この開口の側面に形成された窒化膜等の耐酸化性を有す
る第２の膜をマスクとして、第２の膜に覆われていない
半導体基板の表面を酸化して酸化膜を形成する。そし
て、この第２の膜を除去した後、前記開口内の前記酸化
膜をマスクとして、前記第２の膜が存在していた領域に
自己整合的に不純物を導入する。これにより、この領域
が低抵抗化される。
これをバイポーラトランジスタの製造に適用した場合
は、前記第１の膜に不純物を導入した後熱処理すること
により、半導体基板の表面にグラフトベース領域を形成
する。一方、前記酸化膜の直下に不純物を導入してベー
ス領域を形成し、このベース領域の内部にエミッタ領域
を形成する。そうすると、エミッタ領域とグラフトベー
ス領域との間の不活性ベース領域には、前述の如く、第
２の膜の膜を除去した後自己整合的に不純物が導入され
ているので、この不活性ベース領域は低抵抗化されてい
る。このため、ベース抵抗が低減される。
は、前記第１の膜に不純物を導入した後熱処理すること
により、半導体基板の表面にグラフトベース領域を形成
する。一方、前記酸化膜の直下に不純物を導入してベー
ス領域を形成し、このベース領域の内部にエミッタ領域
を形成する。そうすると、エミッタ領域とグラフトベー
ス領域との間の不活性ベース領域には、前述の如く、第
２の膜の膜を除去した後自己整合的に不純物が導入され
ているので、この不活性ベース領域は低抵抗化されてい
る。このため、ベース抵抗が低減される。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図（ａ）乃至（ｇ）は本発明の実施例方法を工程順
に示す縦断面図である。以下に、本実施例方法について
工程を追って説明する。
に示す縦断面図である。以下に、本実施例方法について
工程を追って説明する。
先ず、第１図（ａ）に示すように、Ｐ−型半導体基板１
の表面に、n+型埋込領域２、n-型エピタキシャル層３及
び酸化膜による絶縁領域４を形成した後、ボロンを添加
した多結晶シリコン膜５及び酸化膜６を形成する。次い
で、酸化膜６上に絶縁領域４に囲まれた活性領域内の一
部が局部的に開口するフォトレジストパターン（図示せ
ず）を形成し、このフォトレジストパターンをマスクと
して酸化膜６及び多結晶シリコン膜５を異方性エッチン
グすることにより、第１の開口７を設ける。なお、多結
晶シリコン膜５へのボロンの添加はイオン注入によれば
よい。また、酸化膜６は多結晶シリコン膜５の熱酸化に
より形成してもよく、又はCVD成長により多結晶シリコ
ン膜５上に堆積させてもよい。この酸化膜６の厚さは例
えば約4000Åである。
の表面に、n+型埋込領域２、n-型エピタキシャル層３及
び酸化膜による絶縁領域４を形成した後、ボロンを添加
した多結晶シリコン膜５及び酸化膜６を形成する。次い
で、酸化膜６上に絶縁領域４に囲まれた活性領域内の一
部が局部的に開口するフォトレジストパターン（図示せ
ず）を形成し、このフォトレジストパターンをマスクと
して酸化膜６及び多結晶シリコン膜５を異方性エッチン
グすることにより、第１の開口７を設ける。なお、多結
晶シリコン膜５へのボロンの添加はイオン注入によれば
よい。また、酸化膜６は多結晶シリコン膜５の熱酸化に
より形成してもよく、又はCVD成長により多結晶シリコ
ン膜５上に堆積させてもよい。この酸化膜６の厚さは例
えば約4000Åである。
次いで、第１図（ｂ）に示すように、全面に酸化膜８を
被着した後、異方性エッチングにより開口７の側面にの
み酸化膜８を残存させて他の部分の酸化膜８を除去す
る。その後、露出した半導体基板１の表面上に熱酸化に
より約400Åの厚さの酸化膜９を形成し、更に全面に耐
酸化性を有する窒化膜10を被着する。酸化膜８及び窒化
膜10の厚さはいずれも例えば約2000Åである。
被着した後、異方性エッチングにより開口７の側面にの
み酸化膜８を残存させて他の部分の酸化膜８を除去す
る。その後、露出した半導体基板１の表面上に熱酸化に
より約400Åの厚さの酸化膜９を形成し、更に全面に耐
酸化性を有する窒化膜10を被着する。酸化膜８及び窒化
膜10の厚さはいずれも例えば約2000Åである。
次いで、第１図（ｃ）に示すように、異方性エッチング
により第１の開口７の側面にのみ窒化膜10を残存させ、
他の部分の窒化膜10を除去する。これにより、開口７内
において窒化膜10により囲まれた領域の酸化膜９の表面
が露出する。その後、この露出した酸化膜９をエッチン
グ除去した後、熱処理することにより約1000Åの厚さの
熱酸化膜11を新たに形成し、同時に多結晶シリコン膜５
からのボロンの拡散により多結晶シリコン膜５と接触す
るエピタキシャル層３にグラフトベース領域12を形成す
る。
により第１の開口７の側面にのみ窒化膜10を残存させ、
他の部分の窒化膜10を除去する。これにより、開口７内
において窒化膜10により囲まれた領域の酸化膜９の表面
が露出する。その後、この露出した酸化膜９をエッチン
グ除去した後、熱処理することにより約1000Åの厚さの
熱酸化膜11を新たに形成し、同時に多結晶シリコン膜５
からのボロンの拡散により多結晶シリコン膜５と接触す
るエピタキシャル層３にグラフトベース領域12を形成す
る。
次いで、第１図（ｄ）に示すように、窒化膜10をエッチ
ング除去し、更に窒化膜10の下方の酸化膜９を湿式エッ
チングにより除去することにより基板表面を露出させ、
酸化膜８を酸化膜11との間に狭まれた領域に自己整合的
に第２の開口13を設ける。その後、この第２の開口13を
窓としてボロンを基板表面に拡散させることにより、不
活性ベース領域14を基板表面のグラフトベース領域12に
隣接する位置に自己整合的に形成する。従って、この不
活性ベース領域には不純物ボロンが高濃度で導入されて
いる。第２の開口13の幅、延いては不活性ベース領域14
の大きさは窒化膜10の膜厚を調節することにより自由に
設定できる。
ング除去し、更に窒化膜10の下方の酸化膜９を湿式エッ
チングにより除去することにより基板表面を露出させ、
酸化膜８を酸化膜11との間に狭まれた領域に自己整合的
に第２の開口13を設ける。その後、この第２の開口13を
窓としてボロンを基板表面に拡散させることにより、不
活性ベース領域14を基板表面のグラフトベース領域12に
隣接する位置に自己整合的に形成する。従って、この不
活性ベース領域には不純物ボロンが高濃度で導入されて
いる。第２の開口13の幅、延いては不活性ベース領域14
の大きさは窒化膜10の膜厚を調節することにより自由に
設定できる。
次いで、第１図（ｅ）に示すように、酸化膜11を湿式エ
ッチングにより除去した後、酸化膜８により囲まれた領
域の基板表面上に熱酸化により酸化膜15を形成する。更
に、ボロンをイオン注入することにより、ベース領域16
を不活性ベース領域14に囲まれた領域の基板表面に形成
する。
ッチングにより除去した後、酸化膜８により囲まれた領
域の基板表面上に熱酸化により酸化膜15を形成する。更
に、ボロンをイオン注入することにより、ベース領域16
を不活性ベース領域14に囲まれた領域の基板表面に形成
する。
次に、第１図（ｆ）に示すように、多結晶シリコン膜17
を被着した後、異方性エッチングすることにより、第１
の開口７の側面にのみ多結晶シリコン膜17を残存させ
る。そして、この側壁多結晶シリコン膜17をマスクにし
て酸化膜15をエッチングすることにより、自己整合的に
第３の開口18を設ける。
を被着した後、異方性エッチングすることにより、第１
の開口７の側面にのみ多結晶シリコン膜17を残存させ
る。そして、この側壁多結晶シリコン膜17をマスクにし
て酸化膜15をエッチングすることにより、自己整合的に
第３の開口18を設ける。
その後、第１図（ｇ）に示すように、多結晶シリコン膜
19を全面に被着し、ヒ素を多結晶シリコン膜19内にイオ
ン注入する。
19を全面に被着し、ヒ素を多結晶シリコン膜19内にイオ
ン注入する。
次いで、熱処理を施すことにより、多結晶シリコン膜19
から基板表面にヒ素を拡散させてエミッタ領域20を形成
する。その後、メタライズ工程を経てトランジスタが完
成する。
から基板表面にヒ素を拡散させてエミッタ領域20を形成
する。その後、メタライズ工程を経てトランジスタが完
成する。
なお、多結晶シリコン膜17の厚さは不活性ベース領域14
とエミッタ領域20とが重ならないで0.01乃至0.1μｍだ
け離れるように設定することが好ましい。両領域が重な
るとエミッタベース接合耐圧の低下を招来するからであ
る。
とエミッタ領域20とが重ならないで0.01乃至0.1μｍだ
け離れるように設定することが好ましい。両領域が重な
るとエミッタベース接合耐圧の低下を招来するからであ
る。
本実施例においては、不活性ベース領域14に、窒化膜10
を除去した後の第２の開口13を介して不純物ボロンを拡
散導入しているから、この不活性ベース領域14は自己整
合的に不純物が高濃度に導入されて低抵抗化されてい
る。従って、エミッタ領域20とグラフトベース領域12と
の間のベース抵抗が低い。
を除去した後の第２の開口13を介して不純物ボロンを拡
散導入しているから、この不活性ベース領域14は自己整
合的に不純物が高濃度に導入されて低抵抗化されてい
る。従って、エミッタ領域20とグラフトベース領域12と
の間のベース抵抗が低い。
具体的にベース抵抗の低減効果を見積ると、従来の不活
性ベース領域の層抵抗が2.5KΩ／□であり、エミッタ直
下の活性領域の層抵抗が10KΩ／□である。また、本発
明の実施例においては、不活性ベース領域の層抵抗が1.
3KΩ／□である。
性ベース領域の層抵抗が2.5KΩ／□であり、エミッタ直
下の活性領域の層抵抗が10KΩ／□である。また、本発
明の実施例においては、不活性ベース領域の層抵抗が1.
3KΩ／□である。
そこで、エミッタ長（LEを５μｍ、エミッタ幅（WE）を
0.5μｍ、不活性ベース領域の幅（WIB）を片側で0.25μ
ｍとすると、エミッタ直下の活性ベース領域のベース抵
抗成分R1は である。
0.5μｍ、不活性ベース領域の幅（WIB）を片側で0.25μ
ｍとすると、エミッタ直下の活性ベース領域のベース抵
抗成分R1は である。
従来の不活性ベース領域のベース抵抗成分RE cは である。
一方、本実施例の不活性ベース領域のベース抵抗成分Re
Eは である。
Eは である。
従って、従来のベース抵抗はRi＋Re c＝146Ωであるのに
対し、本実施例においては、Ri＋Re E＝116Ωとなり、従
来に比してベース抵抗が著しく低減される。
対し、本実施例においては、Ri＋Re E＝116Ωとなり、従
来に比してベース抵抗が著しく低減される。
次に、本発明の第２の実施例について第２図を参照して
説明する。第２図（ａ）乃至（ｃ）は本実施例方法を工
程順に示す縦断面図である。
説明する。第２図（ａ）乃至（ｃ）は本実施例方法を工
程順に示す縦断面図である。
第１図（ｂ）に示すように、酸化膜８及び酸化膜９を形
成する工程までは第１の実施例と同一である。
成する工程までは第１の実施例と同一である。
その後、第２図（ａ）に示すように、窒化膜21及び多結
晶シリコン膜22を順次被着する。但し、窒化膜21の厚さ
は例えば500Åであり、第１の実施例の窒化膜10［2000
Å、第１図（ｂ）参照］に比して薄くてよい。また、多
結晶シリコン膜22の厚さは形成せんとするエミッタ領域
の幅に応じて設定する。
晶シリコン膜22を順次被着する。但し、窒化膜21の厚さ
は例えば500Åであり、第１の実施例の窒化膜10［2000
Å、第１図（ｂ）参照］に比して薄くてよい。また、多
結晶シリコン膜22の厚さは形成せんとするエミッタ領域
の幅に応じて設定する。
次いで、多結晶シリコン膜22を異方性エッチングして第
１の開口７の側面にのみ多結晶シリコン膜22を残存させ
る。そして、この多結晶シリコン膜22をマスクにして窒
化膜21をエッチングするこにより、第２図（ｂ）に示す
ように、第１の開口７の側面及び基板表面上の若干の領
域に窒化膜21を残存させる。そして、残存していた多結
晶シリコン膜22をエッチング除去した後、残存している
窒化膜21をマスクとして半導体基板を熱酸化することに
より、窒化膜21が存在しない基板表面上に酸化膜23を形
成する。
１の開口７の側面にのみ多結晶シリコン膜22を残存させ
る。そして、この多結晶シリコン膜22をマスクにして窒
化膜21をエッチングするこにより、第２図（ｂ）に示す
ように、第１の開口７の側面及び基板表面上の若干の領
域に窒化膜21を残存させる。そして、残存していた多結
晶シリコン膜22をエッチング除去した後、残存している
窒化膜21をマスクとして半導体基板を熱酸化することに
より、窒化膜21が存在しない基板表面上に酸化膜23を形
成する。
次いで、第２図（ｃ）に示すように、残存していた窒化
膜21をエッチング除去した後、酸化膜９及び酸化膜23を
通過させて基板表面にボロンをイオン注入することによ
り、不活性ベース領域24及びベース領域25を同時に形成
する。爾後、第１図（ｆ）、（ｇ）と同様の工程により
エミッタ領域を形成する。
膜21をエッチング除去した後、酸化膜９及び酸化膜23を
通過させて基板表面にボロンをイオン注入することによ
り、不活性ベース領域24及びベース領域25を同時に形成
する。爾後、第１図（ｆ）、（ｇ）と同様の工程により
エミッタ領域を形成する。
本実施例では、例えば、酸化膜23の厚さを900Åとし、
イオン注入をエネルギが30keV、注入量が３×1013／cm2
の条件で行うことにより、イオン注入の飛程が酸化膜23
の厚さと略々等しくなる。このため、ベース領域25に比
して不活性ベース領域24の不純物量を約２倍に、即ち、
層抵抗を約1/2にできるため、従来の一様な酸化膜厚で
のベース領域形成に比して、低ベース抵抗化が達成でき
る。また、イオン注入の工程で更に低いエネルギによる
ボロンのイオン注入を追加することにより、不活性ベー
ス領域に効果的に不純物を注入して更に低抵抗化するこ
ともできる。
イオン注入をエネルギが30keV、注入量が３×1013／cm2
の条件で行うことにより、イオン注入の飛程が酸化膜23
の厚さと略々等しくなる。このため、ベース領域25に比
して不活性ベース領域24の不純物量を約２倍に、即ち、
層抵抗を約1/2にできるため、従来の一様な酸化膜厚で
のベース領域形成に比して、低ベース抵抗化が達成でき
る。また、イオン注入の工程で更に低いエネルギによる
ボロンのイオン注入を追加することにより、不活性ベー
ス領域に効果的に不純物を注入して更に低抵抗化するこ
ともできる。
［発明の効果］ 以上説明したように本発明は、例えばバイポーラトラン
ジスタのエミッタ領域とグラフトベース領域との間の不
活性ベース領域を自己整合的に高不純物濃度に形成する
から、不活性ベース領域が低抵抗化し、ベース抵抗を低
減することができるという効果を奏する。
ジスタのエミッタ領域とグラフトベース領域との間の不
活性ベース領域を自己整合的に高不純物濃度に形成する
から、不活性ベース領域が低抵抗化し、ベース抵抗を低
減することができるという効果を奏する。
第１図（ａ）乃至（ｇ）は本発明の第１の実施例を工程
順に示す縦断面図、第２図（ａ）乃至（ｃ）は本発明の
第２の実施例を工程順に示す縦断面図である。 1;半導体基板、2;埋込領域、3;エピタキシャル層、4;絶
縁領域、5,17,19,22;多結晶シリコン膜、6,8,9,11,15,2
3;酸化膜、7;第１の開口、10,21;窒化膜、12;グラフト
ベース領域、13;第２の開口、14,24;不活性ベース領
域、16,25;ベース領域、18;第３の開口、20;エミッタ領
域
順に示す縦断面図、第２図（ａ）乃至（ｃ）は本発明の
第２の実施例を工程順に示す縦断面図である。 1;半導体基板、2;埋込領域、3;エピタキシャル層、4;絶
縁領域、5,17,19,22;多結晶シリコン膜、6,8,9,11,15,2
3;酸化膜、7;第１の開口、10,21;窒化膜、12;グラフト
ベース領域、13;第２の開口、14,24;不活性ベース領
域、16,25;ベース領域、18;第３の開口、20;エミッタ領
域
Claims (1)
- 【請求項１】半導体基板の一主面を覆う第１の膜に半導
体基板に到達する開口を設ける工程と、前記開口内の前
記半導体基板の表面に第１の酸化膜を形成する工程と、
前記半導体基板上に第２の膜を形成した後これを異方性
エッチングすることにより前記開口の側面及び開口周縁
部に第２の膜を残存させて他の領域の第２の膜を除去す
る工程と、少なくとも前記第２の膜に覆われていない領
域の前記開口部内表面を酸化して前記第１の酸化膜より
厚い第２の酸化膜を形成する工程と、前記第２の膜を除
去した後前記第１及び第２の酸化膜を透過させて前記半
導体基板内に不純物を自己整合的に導入する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289598A JPH07120670B2 (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289598A JPH07120670B2 (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135738A JPH02135738A (ja) | 1990-05-24 |
| JPH07120670B2 true JPH07120670B2 (ja) | 1995-12-20 |
Family
ID=17745308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289598A Expired - Lifetime JPH07120670B2 (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120670B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462849A (ja) * | 1990-06-25 | 1992-02-27 | Matsushita Electron Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022628A (ja) * | 1988-06-17 | 1990-01-08 | Sony Corp | バイポーラトランジスタの製造方法 |
-
1988
- 1988-11-16 JP JP63289598A patent/JPH07120670B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022628A (ja) * | 1988-06-17 | 1990-01-08 | Sony Corp | バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02135738A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426062A (en) | Method for forming a silicon on insulator device | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| US4711017A (en) | Formation of buried diffusion devices | |
| US5953605A (en) | Fabrication process of semiconductor device | |
| US4994400A (en) | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls | |
| EP0265489A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES. | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| EP0242746A1 (en) | Method of making an integrated circuit | |
| US4674173A (en) | Method for fabricating bipolar transistor | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JPS6318346B2 (ja) | ||
| EP1032028B1 (en) | Improved semiconductor trench MOS device | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| EP0293588B1 (en) | Pedestal transistors and method of production thereof | |
| US6188110B1 (en) | Integration of isolation with epitaxial growth regions for enhanced device formation | |
| JPH10335344A (ja) | 自己整合型ダブルポリシリコンバイポーラトランジスタ及びその製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPH07120670B2 (ja) | 半導体装置の製造方法 | |
| JPH0756870B2 (ja) | 半導体装置の製造方法 | |
| EP0476757B1 (en) | A method of manufacturing a semiconductor device | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| JP3104067B2 (ja) | 半導体装置の製法 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 |