JP2674613B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2674613B2 JP2674613B2 JP3199410A JP19941091A JP2674613B2 JP 2674613 B2 JP2674613 B2 JP 2674613B2 JP 3199410 A JP3199410 A JP 3199410A JP 19941091 A JP19941091 A JP 19941091A JP 2674613 B2 JP2674613 B2 JP 2674613B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- film
- base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、詳しく言
えばＳＯＩ基板を用いたラテラルバイポーラトランジス
タといったような半導体装置の高速化が可能な製造方法
に関する。
えばＳＯＩ基板を用いたラテラルバイポーラトランジス
タといったような半導体装置の高速化が可能な製造方法
に関する。
【０００２】
【従来の技術】ＳＯＩ基板を用いたラテラルバイポーラ
トランジスタは、ＳＯＩ基板を使用することによる寄生
容量の低減効果のほかに、ベース−コレクタ面積を小さ
くすることが可能なため、ベース−コレクタ間接合容量
の低減が可能な半導体装置である。そしてラテラルバイ
ポーラトランジスタの従来の製造方法では、ベース、コ
レクタ及びエミッタ開口部はフォトリソグラフィー技術
により形成されている。
トランジスタは、ＳＯＩ基板を使用することによる寄生
容量の低減効果のほかに、ベース−コレクタ面積を小さ
くすることが可能なため、ベース−コレクタ間接合容量
の低減が可能な半導体装置である。そしてラテラルバイ
ポーラトランジスタの従来の製造方法では、ベース、コ
レクタ及びエミッタ開口部はフォトリソグラフィー技術
により形成されている。
【０００３】
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタの製造方法で用いられていたフォトリソグラフ
ィーにより形成されたベース幅は、フォトリソグラフィ
ー技術で形成可能な最小寸法で決ってしまうため、一般
には0.３〜0.５μｍ程度になってしまう。このベース幅
は、通常の縦方向のバイポーラトランジスタのベース幅
が最大で0.１μｍ程度であるのに比べて格段に広く、そ
のため、キャリヤのベース走行時間が長くなってしまう
ので、これまでの製造方法でもって高速のラテラルバイ
ポーラトランジスタを実現することはできなかった。
ンジスタの製造方法で用いられていたフォトリソグラフ
ィーにより形成されたベース幅は、フォトリソグラフィ
ー技術で形成可能な最小寸法で決ってしまうため、一般
には0.３〜0.５μｍ程度になってしまう。このベース幅
は、通常の縦方向のバイポーラトランジスタのベース幅
が最大で0.１μｍ程度であるのに比べて格段に広く、そ
のため、キャリヤのベース走行時間が長くなってしまう
ので、これまでの製造方法でもって高速のラテラルバイ
ポーラトランジスタを実現することはできなかった。
【０００４】本発明は、キャリヤ走行時間を短縮して高
速デバイスを実現することのできる半導体装置の製造方
法を提供することを目的とする。
速デバイスを実現することのできる半導体装置の製造方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板表面の露出されたシリコンの一部の上に
所定形状のシリコン酸化膜を前もって形成し、残された
露出されたままのシリコン表面を薄く酸化してパッド酸
化膜を形成した後に、このパッド酸化膜上の上記の前も
って形成されたシリコン酸化膜の側壁に沿った領域のみ
に耐酸化性の膜を形成し、前記シリコン酸化膜と前記耐
酸化性膜をマスクとして前記パッド酸化膜下のシリコン
へエミッタのドーパントをイオン注入し、次いで当該耐
酸化性膜の幅を狭めてから、前記耐酸化性膜をマスクと
して酸化を行って前記パッド酸化膜の領域のシリコンを
更に酸化し、次いで前記耐酸化性膜だけを選択的に除去
し、更にその下のパッド酸化膜を除去して、この耐酸化
性膜の幅と同等の幅を有する領域のシリコンを露出さ
せ、そしてこの領域にベースのドーパントをイオン注入
する工程を含むことを特徴とする方法である。
造方法は、基板表面の露出されたシリコンの一部の上に
所定形状のシリコン酸化膜を前もって形成し、残された
露出されたままのシリコン表面を薄く酸化してパッド酸
化膜を形成した後に、このパッド酸化膜上の上記の前も
って形成されたシリコン酸化膜の側壁に沿った領域のみ
に耐酸化性の膜を形成し、前記シリコン酸化膜と前記耐
酸化性膜をマスクとして前記パッド酸化膜下のシリコン
へエミッタのドーパントをイオン注入し、次いで当該耐
酸化性膜の幅を狭めてから、前記耐酸化性膜をマスクと
して酸化を行って前記パッド酸化膜の領域のシリコンを
更に酸化し、次いで前記耐酸化性膜だけを選択的に除去
し、更にその下のパッド酸化膜を除去して、この耐酸化
性膜の幅と同等の幅を有する領域のシリコンを露出さ
せ、そしてこの領域にベースのドーパントをイオン注入
する工程を含むことを特徴とする方法である。
【０００６】本発明の方法においては、ラテラルバイポ
ーラトランジスタのベース領域のようにキャリヤの走行
時間が問題になるような領域の幅が、マスクを使用する
フォトリソグラフィーの技術的制約の最小寸法で制限さ
れるのではなく、セルフアラインで決定される。この原
理を、図１を参照して説明する。図１（ａ）において、
１は酸化シリコン基板であり、２は酸化シリコン基板１
上のシリコンであって、ラテラルバイポーラトランジス
タにあって活性領域を構成する。この活性領域の露出さ
れたシリコンの一部の上には、所定形状のシリコン酸化
膜３が前もって形成され、残された露出シリコン表面に
は薄いパッド酸化膜４が形成されている。本発明の方法
では、パッド酸化膜４の上の前もって形成されたシリコ
ン酸化膜３の側壁に沿った領域のみに幅Ｗの耐酸化性の
膜５を形成する。次に、図１（ｂ）に示すように、この
膜５をマスクとして酸化を行うことにより、露出されて
いるパッド酸化膜の領域のシリコンを更に酸化して厚い
酸化膜６を形成し、そして耐酸化性膜５及びこの膜の下
のパッド酸化膜を順に選択的に除去して、耐酸化性膜５
の幅Ｗと同等の幅を有する領域のシリコンを露出させ
る。この露出された領域のシリコンに、残された酸化膜
３，６をマスクとしてドーパントをイオン注入すれば、
耐酸化性膜５の幅Ｗと同等の幅を有するイオン注入領域
が形成される。
ーラトランジスタのベース領域のようにキャリヤの走行
時間が問題になるような領域の幅が、マスクを使用する
フォトリソグラフィーの技術的制約の最小寸法で制限さ
れるのではなく、セルフアラインで決定される。この原
理を、図１を参照して説明する。図１（ａ）において、
１は酸化シリコン基板であり、２は酸化シリコン基板１
上のシリコンであって、ラテラルバイポーラトランジス
タにあって活性領域を構成する。この活性領域の露出さ
れたシリコンの一部の上には、所定形状のシリコン酸化
膜３が前もって形成され、残された露出シリコン表面に
は薄いパッド酸化膜４が形成されている。本発明の方法
では、パッド酸化膜４の上の前もって形成されたシリコ
ン酸化膜３の側壁に沿った領域のみに幅Ｗの耐酸化性の
膜５を形成する。次に、図１（ｂ）に示すように、この
膜５をマスクとして酸化を行うことにより、露出されて
いるパッド酸化膜の領域のシリコンを更に酸化して厚い
酸化膜６を形成し、そして耐酸化性膜５及びこの膜の下
のパッド酸化膜を順に選択的に除去して、耐酸化性膜５
の幅Ｗと同等の幅を有する領域のシリコンを露出させ
る。この露出された領域のシリコンに、残された酸化膜
３，６をマスクとしてドーパントをイオン注入すれば、
耐酸化性膜５の幅Ｗと同等の幅を有するイオン注入領域
が形成される。
【０００７】耐酸化性膜とし好適なものは、シリコン窒
化膜 (SixN y ) やシリコン酸化窒化膜（Six O y N z )
である。これらは、パッド酸化膜の領域のシリコンを
更に酸化する際に有効なマスクとして働いて、耐酸化性
膜の下に位置するシリコンの酸化を防ぐ。シリコン窒化
膜やシリコン酸化窒化膜は、図２（ａ）に５で示すよう
に、前もって形成された酸化膜３及びパッド酸化膜４の
全面へＣＶＤ法で堆積させることができ、そして反応性
イオンエッチングにより異方性のエッチングを行うこと
で、基板に対して垂直な方向にのみ耐酸化性膜５を除去
して、図２（ｂ）に示すように、前もって形成されたシ
リコン酸化膜３の側壁に沿った領域のみに幅Ｗの耐酸化
性膜５を残すことができる。この幅Ｗは、0.１μｍ以
下、好ましくは0.05μｍ程度にすることが可能である。
このように、耐酸化性膜は、酸化操作の際に有効なマス
クとして働いてその下のシリコンの酸化を防止すること
ができ、且つ、前もって形成されたシリコン酸化膜の側
壁に沿った領域のみに適当な方法により形成可能であっ
て、しかも後に選択的に容易に除去可能なものであれ
ば、どのような材料の膜であってもよい。
化膜 (SixN y ) やシリコン酸化窒化膜（Six O y N z )
である。これらは、パッド酸化膜の領域のシリコンを
更に酸化する際に有効なマスクとして働いて、耐酸化性
膜の下に位置するシリコンの酸化を防ぐ。シリコン窒化
膜やシリコン酸化窒化膜は、図２（ａ）に５で示すよう
に、前もって形成された酸化膜３及びパッド酸化膜４の
全面へＣＶＤ法で堆積させることができ、そして反応性
イオンエッチングにより異方性のエッチングを行うこと
で、基板に対して垂直な方向にのみ耐酸化性膜５を除去
して、図２（ｂ）に示すように、前もって形成されたシ
リコン酸化膜３の側壁に沿った領域のみに幅Ｗの耐酸化
性膜５を残すことができる。この幅Ｗは、0.１μｍ以
下、好ましくは0.05μｍ程度にすることが可能である。
このように、耐酸化性膜は、酸化操作の際に有効なマス
クとして働いてその下のシリコンの酸化を防止すること
ができ、且つ、前もって形成されたシリコン酸化膜の側
壁に沿った領域のみに適当な方法により形成可能であっ
て、しかも後に選択的に容易に除去可能なものであれ
ば、どのような材料の膜であってもよい。
【０００８】ラテラルバイポーラトランジスタのベース
領域を形成しようとする場合には、耐酸化性膜及びその
下のパッド酸化膜の除去後にイオン注入されたシリコン
領域上にベース引出し用の電極を形成する。この電極
は、例えば、ポリシリコンの堆積によって容易に形成す
ることができる。具体的に言えば、イオンの注入後に、
ＣＶＤ法により全面へポリシリコンを堆積させ、低抵抗
化するため例えばボロンのような適当な不純物を注入
し、次いでパターニングして不要なポリシリコンを取除
いてベース引出し用電極を作製することができる。
領域を形成しようとする場合には、耐酸化性膜及びその
下のパッド酸化膜の除去後にイオン注入されたシリコン
領域上にベース引出し用の電極を形成する。この電極
は、例えば、ポリシリコンの堆積によって容易に形成す
ることができる。具体的に言えば、イオンの注入後に、
ＣＶＤ法により全面へポリシリコンを堆積させ、低抵抗
化するため例えばボロンのような適当な不純物を注入
し、次いでパターニングして不要なポリシリコンを取除
いてベース引出し用電極を作製することができる。
【０００９】エミッタ部とベース引出し電極とは接触し
ない方が望ましいけれども、現実にはこれらは一部どう
しが接触することがある。その場合、ベース引出し電極
がポリシリコンであると、エミッタ−ベース接合が単結
晶シリコンどうしの接合とならず、トンネルリーク電流
が流れて電流利得の低下を招くことが考えられる。そし
てこの問題は、単結晶シリコンとポリシリコンとを接触
させずに、エミッタ−ベース接合を単結晶シリコンどう
しの接合とすることで解決できる。
ない方が望ましいけれども、現実にはこれらは一部どう
しが接触することがある。その場合、ベース引出し電極
がポリシリコンであると、エミッタ−ベース接合が単結
晶シリコンどうしの接合とならず、トンネルリーク電流
が流れて電流利得の低下を招くことが考えられる。そし
てこの問題は、単結晶シリコンとポリシリコンとを接触
させずに、エミッタ−ベース接合を単結晶シリコンどう
しの接合とすることで解決できる。
【００１０】単結晶のシリコンとポリシリコンとの接触
を防ぐには、例えば、ベース引出し電極の形成方法とし
てシリコンのエピタキシャル成長技術を用いることがで
きる。エピタキシャル成長技術を用いるのは、電極の低
抵抗化のためのドーパントを同時にドープすることがで
きることからも好都合である。シリコンのエピタキシャ
ル層は、実際にはベースコンタクト領域を形成している
単結晶シリコン上にだけしかできず、これ以外のところ
にはポリシリコンができてしまうけれども（図５参
照）、エミッタ−ベース接合を単結晶シリコンどうしの
接合とするには十分である。形成されたシリコン層は、
パターニングして、ベース引出し電極以外の部分を取除
く。更に、選択エピタキシャル成長を利用すれば、選択
的に単結晶シリコン上にのみシリコン単結晶を成長させ
ることができ、酸化膜上にシリコンは堆積しないので、
後のパターニングを省くことができる。
を防ぐには、例えば、ベース引出し電極の形成方法とし
てシリコンのエピタキシャル成長技術を用いることがで
きる。エピタキシャル成長技術を用いるのは、電極の低
抵抗化のためのドーパントを同時にドープすることがで
きることからも好都合である。シリコンのエピタキシャ
ル層は、実際にはベースコンタクト領域を形成している
単結晶シリコン上にだけしかできず、これ以外のところ
にはポリシリコンができてしまうけれども（図５参
照）、エミッタ−ベース接合を単結晶シリコンどうしの
接合とするには十分である。形成されたシリコン層は、
パターニングして、ベース引出し電極以外の部分を取除
く。更に、選択エピタキシャル成長を利用すれば、選択
的に単結晶シリコン上にのみシリコン単結晶を成長させ
ることができ、酸化膜上にシリコンは堆積しないので、
後のパターニングを省くことができる。
【００１１】単結晶のシリコンとポリシリコンとの接触
を防ぐもう一つの方法は、ベースドーパントをイオン注
入するのに先立ち、耐酸化性膜及びその下のパッド酸化
膜を除去する前に、エミッタ部を構成するパッド酸化膜
下のシリコンへシリコン酸化膜とその側壁についた耐酸
化性膜とをマスクとしてエミッタのドーパントをイオン
注入した上で、耐酸化性膜の幅を狭めてから、パッド酸
化膜下のシリコンの酸化を行う方法である。この方法に
よれば、予め作られたエミッタ部と後に作られるベース
引出し用の電極とが、耐酸化性膜の狭められた幅の分だ
け離れた構造となり、エミッタ−ベース接合は単結晶シ
リコンどうしの接合となる。
を防ぐもう一つの方法は、ベースドーパントをイオン注
入するのに先立ち、耐酸化性膜及びその下のパッド酸化
膜を除去する前に、エミッタ部を構成するパッド酸化膜
下のシリコンへシリコン酸化膜とその側壁についた耐酸
化性膜とをマスクとしてエミッタのドーパントをイオン
注入した上で、耐酸化性膜の幅を狭めてから、パッド酸
化膜下のシリコンの酸化を行う方法である。この方法に
よれば、予め作られたエミッタ部と後に作られるベース
引出し用の電極とが、耐酸化性膜の狭められた幅の分だ
け離れた構造となり、エミッタ−ベース接合は単結晶シ
リコンどうしの接合となる。
【００１２】耐酸化性膜の幅を狭める方法は、この膜の
材料に応じて適宜選択できる。例えば膜がシリコン窒化
膜である場合には、熱リン酸でエッチングして、その幅
を50nm程度狭めることができる。
材料に応じて適宜選択できる。例えば膜がシリコン窒化
膜である場合には、熱リン酸でエッチングして、その幅
を50nm程度狭めることができる。
【００１３】
【作用】本発明の本法において、シリコン酸化膜の側壁
に沿った領域のみに形成された耐酸化性膜は、その下の
シリコンの酸化を防いで他の領域のシリコンを酸化する
のを可能にし、そしてその除去によって、その幅と同等
の幅の未酸化のシリコン領域の露出を可能にする。この
耐酸化性膜は、フォトリソグラフィーによらず、セルフ
アラインで形成可能であるから、フォトリソグラフィー
で形成される未酸化シリコン領域の幅に比べて十分狭い
幅の未酸化シリコン領域を形成する。そしてこの領域に
イオン注入することで、耐酸化性膜の幅と同等の十分狭
い幅のイオン注入領域が得られる。
に沿った領域のみに形成された耐酸化性膜は、その下の
シリコンの酸化を防いで他の領域のシリコンを酸化する
のを可能にし、そしてその除去によって、その幅と同等
の幅の未酸化のシリコン領域の露出を可能にする。この
耐酸化性膜は、フォトリソグラフィーによらず、セルフ
アラインで形成可能であるから、フォトリソグラフィー
で形成される未酸化シリコン領域の幅に比べて十分狭い
幅の未酸化シリコン領域を形成する。そしてこの領域に
イオン注入することで、耐酸化性膜の幅と同等の十分狭
い幅のイオン注入領域が得られる。
【００１４】このイオン注入領域に形成されたシリコン
電極は、ラテラルバイポーラトランジスタのベース引出
し電極の役目を果す。シリコン電極をエピタキシャル成
長により形成し、あるいはベース引出し電極とエミッタ
部との直接の接触をなくすと、エミッタ−ベース接合を
単結晶シリコンどうしの接合とすことができ、ベース引
出し電極がポリシリコンである場合に生じるようなトン
ネルリーク電流の発生を抑制して電流利得の向上を可能
にする。
電極は、ラテラルバイポーラトランジスタのベース引出
し電極の役目を果す。シリコン電極をエピタキシャル成
長により形成し、あるいはベース引出し電極とエミッタ
部との直接の接触をなくすと、エミッタ−ベース接合を
単結晶シリコンどうしの接合とすことができ、ベース引
出し電極がポリシリコンである場合に生じるようなトン
ネルリーク電流の発生を抑制して電流利得の向上を可能
にする。
【００１５】
【実施例】次に、実施例により本発明を更に説明する。実施例１ 本発明の方法をnpn-バイポーラトランジスタの製造に適
用した例を示す。図３（ａ）に示すように、ＳＯＩ基板
のシリコンを活性領域を除いて酸化した。この図におい
て、11は活性領域のシリコン、12, 13は酸化シリコンで
ある。この活性領域はｎ形で、キャリヤ濃度は1017／cm
3 、膜厚は0.15μｍであった。全面に酸化シリコンを20
0nm 堆積させ、その一部を反応性イオンエッチングによ
り除去して、図３（ｂ）に示すように、シリコンの一部
の上とそれに隣接した酸化シリコンの上に所定形状のシ
リコン酸化膜14を形成し、そして露出された活性領域の
シリコンを薄く酸化して、厚さ10nmのパッド酸化膜15を
形成した。
用した例を示す。図３（ａ）に示すように、ＳＯＩ基板
のシリコンを活性領域を除いて酸化した。この図におい
て、11は活性領域のシリコン、12, 13は酸化シリコンで
ある。この活性領域はｎ形で、キャリヤ濃度は1017／cm
3 、膜厚は0.15μｍであった。全面に酸化シリコンを20
0nm 堆積させ、その一部を反応性イオンエッチングによ
り除去して、図３（ｂ）に示すように、シリコンの一部
の上とそれに隣接した酸化シリコンの上に所定形状のシ
リコン酸化膜14を形成し、そして露出された活性領域の
シリコンを薄く酸化して、厚さ10nmのパッド酸化膜15を
形成した。
【００１６】図３（ｃ）に示すように、ＣＶＤ法により
全面に厚さ100nmのシリコン窒化膜16を堆積させた。こ
のシリコン窒化膜16を反応性イオンエッチングにより基
板に対して垂直な方向にのみ異方的除去して、図３
（ｄ）に示すように耐酸化性膜17を、シリコン酸化膜の
側壁に沿って残した。次に、エミッタドーパントのヒ素
を加速エネルギー200keV、ドース量１×1016／cm2 で全
面へ注入した。この注入条件では、ヒ素は厚さ200nm の
シリコン酸化膜14下のシリコン層及びシリコン窒化膜17
下のシリコン層には注入されない。次いで、シリコン窒
化膜17をマスクとして、露出されているパッド酸化膜15
を更に酸化して、膜厚100nm の酸化膜18にした（図４
（ａ))。
全面に厚さ100nmのシリコン窒化膜16を堆積させた。こ
のシリコン窒化膜16を反応性イオンエッチングにより基
板に対して垂直な方向にのみ異方的除去して、図３
（ｄ）に示すように耐酸化性膜17を、シリコン酸化膜の
側壁に沿って残した。次に、エミッタドーパントのヒ素
を加速エネルギー200keV、ドース量１×1016／cm2 で全
面へ注入した。この注入条件では、ヒ素は厚さ200nm の
シリコン酸化膜14下のシリコン層及びシリコン窒化膜17
下のシリコン層には注入されない。次いで、シリコン窒
化膜17をマスクとして、露出されているパッド酸化膜15
を更に酸化して、膜厚100nm の酸化膜18にした（図４
（ａ))。
【００１７】シリコン窒化膜17を熱リン酸で選択的に除
去し、更にその下のパッド酸化膜をウェットエッチング
で取除いて、シリコンを露出させた。そしてボロンを、
20keV の加速エネルギーで１×1013／cm2 注入した。こ
れにより、幅が100nm 程度のベースが形成された。次
に、全面へポリシリコンを200nm 堆積させ、ボロンを30
keV の加速エネルギーで１×1016／cm2 注入して低抵抗
化させた。パターニングによりベース引出し用電極19の
ポリシリコンのみを残した（図４（ｂ))。
去し、更にその下のパッド酸化膜をウェットエッチング
で取除いて、シリコンを露出させた。そしてボロンを、
20keV の加速エネルギーで１×1013／cm2 注入した。こ
れにより、幅が100nm 程度のベースが形成された。次
に、全面へポリシリコンを200nm 堆積させ、ボロンを30
keV の加速エネルギーで１×1016／cm2 注入して低抵抗
化させた。パターニングによりベース引出し用電極19の
ポリシリコンのみを残した（図４（ｂ))。
【００１８】次に、ベース引出し用の電極19のパターニ
ングのためのレジストを残して、リンを200keVの加速エ
ネルギーで１×1016／cm2 注入し、アニールして、コレ
クタコンタクト領域20を低抵抗化した（図４（ｃ))。最
後に、図４（ｄ）に示すように、コレクタコンタクト領
域20及びエミッタコンタクト領域21を開口して、これら
の開口部とベース引出し電極19の上にメタル22, 23, 24
を形成して、npn-ラテラルバイポーラトランジスタを完
成した。実施例２ 実施例１と同じ手順に従って、シリコン酸化膜及びパッ
ド酸化膜の上にＣＶＤ法で厚さ50nmのシリコン窒化膜を
堆積させ、これを反応性イオンエッチングで処理して、
厚さ200nm のシリコン酸化膜の側壁領域のみに幅50nmの
シリコン窒化膜を残した。
ングのためのレジストを残して、リンを200keVの加速エ
ネルギーで１×1016／cm2 注入し、アニールして、コレ
クタコンタクト領域20を低抵抗化した（図４（ｃ))。最
後に、図４（ｄ）に示すように、コレクタコンタクト領
域20及びエミッタコンタクト領域21を開口して、これら
の開口部とベース引出し電極19の上にメタル22, 23, 24
を形成して、npn-ラテラルバイポーラトランジスタを完
成した。実施例２ 実施例１と同じ手順に従って、シリコン酸化膜及びパッ
ド酸化膜の上にＣＶＤ法で厚さ50nmのシリコン窒化膜を
堆積させ、これを反応性イオンエッチングで処理して、
厚さ200nm のシリコン酸化膜の側壁領域のみに幅50nmの
シリコン窒化膜を残した。
【００１９】このシリコン窒化膜とシリコン酸化膜とを
マスクにして、ヒ素をイオン注入した（加速エネルギー
120keV、ドーズ量１×1016／cm2)。次いで、シリコン窒
化膜をマスクに、露出されているパッド酸化膜を更に酸
化して、膜厚を100nm にした。そしてシリコン窒化膜を
熱リン酸で除去し、更にその下のパッド酸化膜を除去し
て幅50nmのシリコンを露出させた。次に、ベースドーパ
ントのボロンをシリコン酸化膜をマスクとしてイオン注
入した（加速エネルギー20keV 、ドーズ量１×1013／cm
2)。
マスクにして、ヒ素をイオン注入した（加速エネルギー
120keV、ドーズ量１×1016／cm2)。次いで、シリコン窒
化膜をマスクに、露出されているパッド酸化膜を更に酸
化して、膜厚を100nm にした。そしてシリコン窒化膜を
熱リン酸で除去し、更にその下のパッド酸化膜を除去し
て幅50nmのシリコンを露出させた。次に、ベースドーパ
ントのボロンをシリコン酸化膜をマスクとしてイオン注
入した（加速エネルギー20keV 、ドーズ量１×1013／cm
2)。
【００２０】窒素雰囲気中において 800℃で20分間アニ
ールを行った後に、ボロンドープのシリコンエピタキシ
ャル成長を行なった。露出されたシリコン結晶の上にだ
け単結晶シリコンが成長し、他の部分にはポリシリコン
が堆積した。パターニングを行ってベース引出し電極を
形成した。図５に示すように、こうして形成されたベー
ス引出し電極31は、ベース領域のシリコン上に成長して
できた部分32だけが単結晶であり、酸化膜の上に堆積し
てできた他の部分は実際にはポリシリコンであるが、エ
ミッタ−ベース接合を単結晶どうしの接合とするために
は支障ない。
ールを行った後に、ボロンドープのシリコンエピタキシ
ャル成長を行なった。露出されたシリコン結晶の上にだ
け単結晶シリコンが成長し、他の部分にはポリシリコン
が堆積した。パターニングを行ってベース引出し電極を
形成した。図５に示すように、こうして形成されたベー
ス引出し電極31は、ベース領域のシリコン上に成長して
できた部分32だけが単結晶であり、酸化膜の上に堆積し
てできた他の部分は実際にはポリシリコンであるが、エ
ミッタ−ベース接合を単結晶どうしの接合とするために
は支障ない。
【００２１】次いで、実施例１と同様にエミッタ、コレ
クタ及びベース用のメタルを形成して、npn-ラテラルバ
イポーラトランジスタを完成した。このトランジスタで
は、ベース幅は50nmである。また、ベース引出し電極と
エミッタとの接合は単結晶シリコンどうしの接合となっ
て、電流利得は、通常の縦方向のバイポーラトランジス
タと同様に約100 程度となった。実施例３ 実施例１と同じ手順に従って、厚さ100nm のシリコン窒
化膜を全面堆積させた上で、これを反応性イオンエッチ
ングで異方的に除去し、厚さ200nm のシリコン酸化膜の
側壁領域のみに幅100nm のシリコン窒化膜を耐酸化性膜
として残した。そしてこのシリコン窒化膜とシリコン酸
化膜とをマスクにして、ヒ素をイオン注入した（加速エ
ネルギー120keV、ドーズ量１×1016／cm2)。
クタ及びベース用のメタルを形成して、npn-ラテラルバ
イポーラトランジスタを完成した。このトランジスタで
は、ベース幅は50nmである。また、ベース引出し電極と
エミッタとの接合は単結晶シリコンどうしの接合となっ
て、電流利得は、通常の縦方向のバイポーラトランジス
タと同様に約100 程度となった。実施例３ 実施例１と同じ手順に従って、厚さ100nm のシリコン窒
化膜を全面堆積させた上で、これを反応性イオンエッチ
ングで異方的に除去し、厚さ200nm のシリコン酸化膜の
側壁領域のみに幅100nm のシリコン窒化膜を耐酸化性膜
として残した。そしてこのシリコン窒化膜とシリコン酸
化膜とをマスクにして、ヒ素をイオン注入した（加速エ
ネルギー120keV、ドーズ量１×1016／cm2)。
【００２２】次に、シリコン窒化膜を熱リン酸で等方的
にエッチングして、シリコン窒化膜の幅を50nmに狭め
た。残ったシリコン窒化膜をマスクに、露出されている
パッド酸化膜を更に酸化して、膜厚を100nm にした。シ
リコン窒化膜及びその下のパッド酸化膜を除去後、露出
された幅50nmのシリコン領域へ、シリコン酸化膜をマス
クとしてベースドーパントのボロンをイオン注入（加速
エネルギー20keV 、ドーズ量１×1013／cm2)して、約50
nmの幅のベースを形成した。そして、実施例１と同様の
やり方で、ボロンドープされたポリシリコンのベース引
出し電極を形成した。
にエッチングして、シリコン窒化膜の幅を50nmに狭め
た。残ったシリコン窒化膜をマスクに、露出されている
パッド酸化膜を更に酸化して、膜厚を100nm にした。シ
リコン窒化膜及びその下のパッド酸化膜を除去後、露出
された幅50nmのシリコン領域へ、シリコン酸化膜をマス
クとしてベースドーパントのボロンをイオン注入（加速
エネルギー20keV 、ドーズ量１×1013／cm2)して、約50
nmの幅のベースを形成した。そして、実施例１と同様の
やり方で、ボロンドープされたポリシリコンのベース引
出し電極を形成した。
【００２３】図６に示すように、こうして形成されたベ
ース引出し電極41とエミッタ部42とは、ベースドーパン
トのイオン注入前にシリコン窒化膜の幅が狭められた分
だけ隔離されていてそれらが直接接触しないので、ベー
ス引出し電極がたとえポリシリコンでできていても、キ
ャリヤの再結合はなくなり、トンネルリーク電流は流れ
ない。
ース引出し電極41とエミッタ部42とは、ベースドーパン
トのイオン注入前にシリコン窒化膜の幅が狭められた分
だけ隔離されていてそれらが直接接触しないので、ベー
ス引出し電極がたとえポリシリコンでできていても、キ
ャリヤの再結合はなくなり、トンネルリーク電流は流れ
ない。
【００２４】次いで、実施例１と同様にエミッタ、コレ
クタ及びベース用のメタルを形成して、npn-ラテラルバ
イポーラトランジスタを完成した。電流利得は、およそ
100であった。
クタ及びベース用のメタルを形成して、npn-ラテラルバ
イポーラトランジスタを完成した。電流利得は、およそ
100であった。
【００２５】
【発明の効果】以上説明したように、フォトリソグラフ
ィーにより形成されたベース幅が一般に0.３〜0.５μｍ
程度であるのに対し、本発明の方法によれば、0.05〜0.
１μｍ程度の十分に狭いベース幅をセルフアラインで得
ることができる。ベース中の少数キャリヤの走行時間τ
B は、ベース幅をＷB とすれば、次式により表される。
ィーにより形成されたベース幅が一般に0.３〜0.５μｍ
程度であるのに対し、本発明の方法によれば、0.05〜0.
１μｍ程度の十分に狭いベース幅をセルフアラインで得
ることができる。ベース中の少数キャリヤの走行時間τ
B は、ベース幅をＷB とすれば、次式により表される。
【００２６】
【数１】
【００２７】この式から明らかなように、本発明の方法
によりベース幅が例えば0.１μｍにできれば、従来に比
べてベース走行時間を１／９から１／25程度に短縮する
ことが可能になり、寄生容量の低減というラテラルＳＯ
Ｉバイポーラトランジスタの特長と相まって、高速デバ
イスを実現することができる。また、エミッタ−ベース
接合を単結晶シリコンどうしの接合とすれば、トンネル
リーク電流の発生を抑えて電流利得の向上が可能にな
り、ラテラルバイポーラトランジスタにおいて通常の縦
方向のバイポーラトランジスタと同様の約100 の電流利
得を得ることができる。
によりベース幅が例えば0.１μｍにできれば、従来に比
べてベース走行時間を１／９から１／25程度に短縮する
ことが可能になり、寄生容量の低減というラテラルＳＯ
Ｉバイポーラトランジスタの特長と相まって、高速デバ
イスを実現することができる。また、エミッタ−ベース
接合を単結晶シリコンどうしの接合とすれば、トンネル
リーク電流の発生を抑えて電流利得の向上が可能にな
り、ラテラルバイポーラトランジスタにおいて通常の縦
方向のバイポーラトランジスタと同様の約100 の電流利
得を得ることができる。
【図１】本発明の方法の原理を説明する図である。
【図２】耐酸化性膜の形成方法を説明する図である。
【図３】実施例１の手順の前半を説明する図である。
【図４】実施例１の手順の後半を発明する図である。
【図５】実施例２のベース引出し電極を説明する図であ
る。
る。
【図６】実施例３のベース引出し電極を説明する図であ
る。
る。
１…酸化シリコン基板 ２…シリコン ３…シリコン酸化膜 ４…パッド酸化膜 ５…耐酸化性膜 ６…シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−253630（ＪＰ，Ａ) 特開 昭61−271839（ＪＰ，Ａ) 特開 昭58−25256（ＪＰ，Ａ) 特開 平３−138948（ＪＰ，Ａ) 特開 昭64−59854（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 基板表面の露出されたシリコンの一部の
上に所定形状のシリコン酸化膜を前もって形成し、残さ
れた露出されたままのシリコン表面を薄く酸化してパッ
ド酸化膜を形成した後に、このパッド酸化膜上の上記の
前もって形成されたシリコン酸化膜の側壁に沿った領域
のみに耐酸化性の膜を形成し、前記シリコン酸化膜と前
記耐酸化性膜をマスクとして前記パッド酸化膜下のシリ
コンへエミッタのドーパントをイオン注入し、次いで当
該耐酸化性膜の幅を狭めてから、前記耐酸化性膜をマス
クとして酸化を行って前記パッド酸化膜の領域のシリコ
ンを更に酸化し、次いで前記耐酸化性膜だけを選択的に
除去し、更にその下のパッド酸化膜を除去して、この耐
酸化性膜の幅と同等の幅を有する領域のシリコンを露出
させ、そしてこの領域にベースのドーパントをイオン注
入する工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記耐酸化性膜がシリコン窒化膜又はシ
リコン酸化窒化膜である、請求項１記載の方法。 - 【請求項３】 前記イオン注入された領域をラテラルバ
イポーラトランジスタのベース領域とし、そしてこのベ
ース領域の上にベース引出し用の電極を形成する工程を
更に含む、請求項１又は２記載の方法。 - 【請求項４】 前記ベース引出し用電極をポリシリコン
の堆積により形成する、請求項３記載の方法。 - 【請求項５】 前記ベース引出し用電極をシリコンのエ
ピタキシャル成長により形成する、請求項３記載の方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199410A JP2674613B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199410A JP2674613B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547775A JPH0547775A (ja) | 1993-02-26 |
| JP2674613B2 true JP2674613B2 (ja) | 1997-11-12 |
Family
ID=16407341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199410A Expired - Lifetime JP2674613B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674613B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3390208B2 (ja) * | 1993-05-26 | 2003-03-24 | ローム株式会社 | 半導体装置製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4435225A (en) * | 1981-05-11 | 1984-03-06 | Fairchild Camera & Instrument Corporation | Method of forming self-aligned lateral bipolar transistor |
| DE3514371A1 (de) * | 1985-05-28 | 1986-10-23 | Mitsubishi Denki K.K., Tokio/Tokyo | Elektronischer energiezaehler fuer elektrische energie |
| JPS6459854A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Semiconductor device |
| JPH02253630A (ja) * | 1989-03-28 | 1990-10-12 | Nec Corp | 半導体装置の製造方法 |
| JPH03138948A (ja) * | 1989-10-23 | 1991-06-13 | Nec Corp | 半導体集積回路およびその製造方法 |
-
1991
- 1991-08-08 JP JP3199410A patent/JP2674613B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547775A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| US6642553B1 (en) | Bipolar transistor and method for producing same | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| JP2672199B2 (ja) | 半導体装置の製造方法 | |
| JP2674613B2 (ja) | 半導体装置の製造方法 | |
| EP0532355A2 (en) | Method for manufacturing a bipolar transistor having a reduced collector-base capacitance | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JPH0529330A (ja) | 半導体装置の製造方法 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| JPH0136710B2 (ja) | ||
| JPS6034063A (ja) | 半導体装置の製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3278493B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JPS6140145B2 (ja) | ||
| JP3104276B2 (ja) | 半導体装置の製造方法 | |
| JP3260549B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |